Устройство для регенерации биимпульсных сигналов Советский патент 1991 года по МПК H03M5/12 

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи цифровой информации, использующих метод фазовой манипуляции.

Цель изобретения - повышение помехоустойчивости регенерации.

На фиг. 1 представлены эпюры биим- пульсного сигнала; на фиг. 2 - кодовая решетка используемой в устройстве сигнально-кодовой конструкции; на фиг. 3 - геометрическое представление работы демодулятора используемой сиг- нально-кодовой конструкции/ на фиг.4 - кодовая решетка, поясняющая алгоритм работы декодера Витерби с мягким решением; на фиг. 5 и 6 - временные диаграммы работы соответственно передающей и приемной сторон.

Устройство состоит из передающей стороны, приемной стороны и линии связи.

Передающая сторона содержит М-раз- рядный последовательно-параллельный

/N ,.

регистр - число разрядов кодового слова входного кода), (N+1) - разрядный параллельно-последовательный регистр, источник логического нуля,

М+1 умножитель частоты на й делитель

частоты на N, делитель частоты на два, первый - четвертый элементы И, Лорми- рователь импульсов, триггер, элемент ИСКЛПШТ(ЕЕ ИЛИ, элемент ИЛИ и ЛорМи- рователь биимпульсного сигнала.

Приемная сторона содержит согла- суютщи блок, выделитель тактовой часОЭ

оо оо 4

СО

тоты, умнокнтель частоты на два, блок аналоговой памяти, Формирователь yn- равляюллх импульсов, блок вычитания, декодер Витерби с мягким решением и формирователь биимпульсного сигнала.

В рассматриваемом устройстве ис пользуется сигнально-кодовая конструкция на основе блочного двоичного N+1- разрядного кода и биимпульсного сиг- нала. При этом код содержит один проверочный символ, который всегда равен О и может быть использован для поддержания блочной синхронизации. Регенерация снгнально-кодовой конструкции осуществляется по алгоритму Нитерби с мягким решением, что позволяет получить дополнительный энергетический выигрыш. Переход к такой сигнально-ко- довой конструкции позволяет увеличить расстояние между сигналами в . раза, что приводит к повышению помехоустойчивости передачи на 3 дБ.

Рассмотрим передачу безызбыточных

двоичных символов a(aЈ.

1J. Последовательность двоичных символов разобьем на блоки по N двоичных символов: (а{ а....ам ); aie{0; 1J, , N. Пусть N - нечетное целое число. Преобразуем N-разрлдное двоичное кодовое слово в (N+1)-разрядное кодовое слово так, чтобы все символы остались беч изменения, а последний (N+1)-ft символ приравняем О. Получим новое кодовое слово (оЈ, tft. .. .ми) 0(, { , , M, в котором OL а; , , N, а ОСм-к ГЬ Дальнейшее преобразование заключается в следующем. Пуст все нечетные символы ., , 1 в1,(N+1)/2 поступают на выход кодера без изменения, а четные символы оС. , ,(N+1)/2 задерживаются на такт, суммируются с последующим символом (по модулю 2) и только после этого поступают на выход, где будет сформи- рована последовательность нечетных символов:

Рчу., %.м, };

,(N+1)/2(1)

и последовательность четных символов

PU , осгиг, Р;; rt; e (п; 1 ,

,(N+1)/2.(2)

Последовательности (1) и () объ- единяютоя в одну последовательность

(|%, ,(4tt....., ,(;Ј 0; 1, , N+1) которая и поступает на вход модулято

g 5 0

5

35

40

Q 4j

50

55

ра. Пусть модуляция осуществляется по правилу (см. Лиг. 2)

0-(-1 D (3)

1-(1-1).

Тогда на выходе модулятора будет сформирована последовательность снм- РОЛОВ; (Уф ...jfnui ) i- 1 ,N+1, которая и поступает на вход ка-, нала с аддитивным гауссовским шумом. Алгоритм кодирования полностью поясняется кодовой решеткой, которая приведена на Лиг. 1. Решетка состоит из (N-1)/2 вертикальных ярусов и двух горизонтальных ярусов. Первый и последний вертикальные ярусы состоят из одного узла, а остальные из двух. Каждое ребро репеткн метится парой символов (оЦ ; } + ); (fb;;fb;t, ) или (Ј; ; У,, ). Чл Лиг.. .°. у ребер показаны символы 0., , OiJ + i , но им однозначно соответствуют и символы % , ftlti и канальные f; , ;t( . Каждый путь по решетке из начала н конец соответствует кодовому слову. Узлы решетки в одном вертикальном ярусе нумеруются состоянием регистра (элемента задержки) кодера. Легко убедиться, что если минимальное евклидово расстояние между символами модуляции У; равно Д2, то минимальное евклидово расстояние решетки рав- но Ч&2. В случае биимпульсных сигналов евклидово расстояние между символами | , а расстояние по решетке для построенной сигнально-кодовой

конструкции . i

На приемной стороне (в демодуляторе) осуществляется мягкое детектирование принятых символов бнимпульсного сигнала. В качестве отсчета млгкого решения для биимпульсного сигнала используется разность .-X, где X1, и XI - отсчеты бинмпульсного сигнала в первом и втором полутактах соответственно для 1-го бнимпульсного сигнала У; . Далее четные и нечетные символы X; объединяются в пары и демодули- руются совместно по правилу, приведенному на Лиг. 3, после чего сигналы поступают в декодер Витерби с мягким решением, где восстанавливаются переданные символы ,(%аf N-M- Алгоритм работы декодера заключается в отыскании наиболее достоверного пути по кодовой решетке (Лиг. А), причем в качестве метрики используется вероятность P(f; У;н /d;dJ4.,) - вероятность того, что восстановлена пара

симполон J1; у;г, при условии, что передавались d;d;H .

Ча Фиг. 5 обозначены следующие сигналя: двоичная последовательность на входе; двоичная последовательность на выходе регистра; тактовая последовательность на входе; тактовая последовательность на выходе умножителя; сигнал с выхода делителя; сигналы на втором и первом янходах делителя; нечетные и четные символы ( N+1 разрядного слова на выходах элементов И; импульсы на выходе Формирователя; за- держанные импульсы на выходе тригге- ipa; импульсы на выходе элемента ИСКЛП ЧАПЦЕЕ импульсы на выходе элемента ИЛИ; бнимпульсные сигналы на выходе формирователя.

Ча Лиг. f обозначены следукицие сиг (налы: сигнал на входе приемной стороны; сигнал на выходе согласующего блока; тактовые импульсы на выходе выделителя; сигналы на первом-седьмом выходах Формирователя управляющих им- пульсов; сигналы на первом и втором выходах блока аналоговой памяти; импульсы на выходе блока вычитания; системы на выходе декодера Чцтерби с мягким репением; биимпульсные сигналы на выходе.

Устройство работает следуюгшм образом.

На информационный вход поступает последовательность двоичных символов с тактовой частотой f0. Сигнал тактовой частоты поступает на тактовый вход. В N-разрядном последовательно- параллельном регистре осуществляется разбиение последовательности входных двоичных символов на N-мерные блоки. С выхода N-разрядного последовательно-параллельного регистра сигнал в параллельном коде поступает на соответствующие входы (N+1)-разрядного па раллельно-последовательного регистра, в котором к входному сигналу добавляется еде один разряд (N+O-ый от источника логического нуля (). Яа- пись параллельной информации в (N+1)- разрядньв регистр (сдвига) осуществляется с частотой f0/N, которая Формируется в делителе частоты на N. Считывание информации с (М+1)-разрядного регистра (сдвига) осуществляется с

частотой fQ(N+1) N (f0 16fа/15), которая Формируется в умножителе частоты на (N-H)/N. Таким образом, на выходе (N-H )-разрядного параллельно- последонатечьного регистра формпр - тгп н по следовательном коде последонлп fi i, - ность (N+ )-разрядных дпончнпх комо- ных слов, в которых (К-Ч)-й символ всегда равен 0 (aNH-0) .

С выхода (N+1)-разрядного парал- летьно-последовательного регистра гиг- нал в последовательном коде поступает на первые входы третьего и первого элементов И, на вторые входы которых поступают соответственно прямой и инверсный сигналы со второго и первого выходов делителя частоты на два, в котором депитсп п два раза преобразованная частота f0(N+1)/N. Таким разом, на выходах элементов Т1 формн - руются соответственно нечетные и четные символы (N+1)-разрядного кодового слчна. Нечетные символы поступают на первый вход элемента ИЛЧ без дальнейших преобразований, а четные символы поступают на второй вход элемента ИЛИ, причем кадцым четньп символ зад,рга1вается на один такт в rpirrrepe и суммируется в элементе ИСКЛПЧЛ ТМКЕ ИЛИ с писледуюгщм импульсом. Управ- ляюгсие импульсы, необходимее япя работы триггера, Формзфуются в Фо1)Мп1о- вателе импучьсов.

В элементе ИЛИ осуществляется of---j- диноние непр образованных символов с преобразованными четными симнопами в одну последовательность (N+1 )-разрядн1 1Х кодовых слов, которая поступает на вход Формирователя би- импульсного сигнала. На выхо/ е Формирователя бнимпульсного сигнала формируется сигнал, который поступает в ли нию связи. Принцип работы Форьпгрова- тотп заключается в следующем. При пост уплении на его инЛормационньп вход сигнала логической 1 но его выходе Формируется сигнал перехода от 1 к О L тактовой частотой f0(N+1)/N, в протнаном случае - сигнал перехода от О к 1 с той самой тактовой частотой. Синхросигнал, необходимый для работы формирователя бинмпульсно- го сигнала, поступает на его управ- ляынцш вход с выхода умно-штеля частоты (N+O/N. Таким образом, на пере- стороне осуществляются преобразования, которые полностью описываются кодовой решеткой, представленной н.1 Фиг. 2. Квклидово расстояние мекду символами бнимпульсного сигнала рапно d- (-1-1 )2 + (1+1 ), а евклидово ра, Ci jHHiie по репетке равно 1б.

На приемной стороне искаженные символы с выхода линии связи поступают на вход согласующего блока, в котором осуществляется коррекция и усиление принятых сигналов до требуемого уровня. С выхода блока сигнал поступает на вход выделителя тактовой частоты и на информационный вход блока аналоговой памяти. Сигнал с выделителя после умножения частоты вдвое в умножителе поступает на вход Формирователя управляющих импульсов, где из частоты 2f0(M+1)/N формируются управлякнчш, сигналы, необходимые для работы устройства.

Скорректированный и усиленный входной сигнал поступает на информационный вход блока аналоговой памяти, на управляющие входы которого поступают управляющие сигналы с выходов ормиро вателя управляющих импульсов. R блоке аналоговой памяти принятый биим- пульсный сигнал обрабатывается таким образом, что на первом и втором дах блока формируются отсчеты биим- пульсного сигнала в первом и втором полутактах соответственно, причем эти значения хранятся до конца тактового интервала, соответствующего частоте f0(N+1)/N аналогично известному.

С выходов блока аналоговой памяти отсчеты 1-го биимпульсного сигнала jf; X и Х1 поступают на соответстяующие входы блока вычитания, в котором вычисляется величина ,-Х 2, необходимая для работы декодера Витёрби с мягким решением. Ча управлявший вход блока вычитания поступает сигчал тактовой частоты f0(N+1)/N.

С выхода блока вычитания сигчал мягкого решения поступает на информационный вход декодера Битерби с мягки решением, на управляющий вход которого поступает сигнал тактоной частоты f0(N+1)/N. В декодере Витерби осущег ствллется объединение четных и нечетных символов Xj, принятие решения в соответствии с Фиг. 3, после чего сигнал декодируется в -оотньтствии с фиг. 4, где представлена решетка декодирования декодера Витерби с мягким решением, который осуществляет декодирование принятого биимпульсного сигнала по максимуму правдоподобия (по минимуму евклидова расстояния), причем в качестве меры используется вероятность PCj1;, у-м, /d,, d ,4, ) - вероятность того, что приняты символы )f v ,

jf;t, при условии, что передавались символы d;, d;i( . Эта мера эквивалент5

0

45

50

55

на евклидову расстоянию d2(, 5 ril f i-M ) недцу отсчетами мягкого решения и переданными символами of; ; + , . Принцип работы декодера Витерби с мягким решением полностью определяется его решеткой, представггенной на Фиг.4. 0С выхода декодера Витерби с мягким

решением восстановленный двоичный сигнал поступает на информационный вход формирователя биимпульсного сигнала, на управляющие в .оды которого посту- 5 пают управляющие сигналы с первого, шестого и седьмого выходов, формирователя управляющих импульсов. Принцип работы Формирователя биимпульсных сиг- налоп заключается в следующем. Каждо- 0 МУ двоичному символу на входе ставится в соответствие бнимпульсный сигнал на выходе, причем работа бормироватег ля полностью определяется Лиг. 1 и выраленнзм (3) и реализуется так же, Г как в известном.

Таким образом, на выходе устройства носстанавчивается (регенерируется) биимпульспый сигнал, причем помехо- устопчнвость передачи повьгиена на 0 3 лБ благодаря использопаннп сигналь- но-кодовой конструкции. При этом удельная скорость передачи снижена незначительно.

Формула изобретения

Устройство для регенерации биимпульсных сигналов, содержащее на передающий стороне формирователь 1гмпуль- сон, первый элемент И, выход которого .соединен с первым входом второго эле |мента II, и Формирователь бнлмпульсно- го сигнала, на приемной стороне - со- гласующий блок, выход которого соединен с входом выделителя тактовой частоты, и Формирователь бнимпульсного сигн-тла, выход которого является выходом устройства, выход Лормирователя биинпупьс юго сигнала передающей сторон1 i через линию подключен к вхпду согласующего блока приемной стороны, о т л и ч а ю щ е е с я тем, чт.., с целью повышения помехоустоГгчи- вости регенерации, на передающей стороне внсдены триггер, третий и четвертый элементы И, элемент ИСКЛПЧАЮ- 1 lEs ПЛИ, элемент ПЛИ, К-разрядный ( - число разрядов кодового слова входного ) послед1-вательно-парал

лельный регистр, (N+1)-разрядный параллельно-последовательный регистр, источник логического нуля, делитель частоты на N, делитель частоты на два и умногштель частоты на (N+O/N, вход которого объединен с тактовым входом N-разрядного последовательно-параллельного регистра и входом делителя частоты на N и является тактовым входом устройства, информационный вход N-разрядного последовательчо-парап- лельного регистра является инФормани- онным входом устройства, первый - выходы N-разрядного последовательно- параллельного регистра соединены с одноименными информационными входами (N+1)-разрядного параллельно-последовательного регистра, (N+O-й инФормт- ционный вход которого подключен к иг - точнику логического нуля, выход делителя частоты на N соединен с входом разрешения записи (N+1)-разрядного параллельно-последовательного регистра, выход которого подключен к первым входам первого и третьего элементов И, выход умнотаггеля Частоты на (N+O/N соединен с тактовым входом (N+1 разрядного параллельно-последовательп то регистра, тактовым входом Формирова- теля бнимпульсных сигналов и входом делителя частоты на два, первый выход которого подключен к вторым входам первого и второго и первому входу четвертого элементов И и входу формирователя импульсов, выход которого сое динен с тактовым входом триггера, информационный вход которого подключен к выходу первого элемента И, второй выход делителя частоты на два соедине с вторым входом третьего элемента И, выход которого подключен к первому

0

5 5 о

5

входу элемента ИЛИ, выход триггера соединен с вторым входом четвертого элемента И, выходы второго и четвертого элементов И подключены к входам элемента ИСКЛПЧАЩЕЕ ИЛИ, выход которого соединен с вторым входом элемента ИЛИ, выход которого подключен к информационному входу Формирователе биимпульсного сигнала, на приемной стороне введены умно- тшталь частоты на два, Формирователь управляющих импульсов, блок вычитания, декодер Читерби с мягким решением и блок аналоговой памяти, информационный вход которого подключен к выходу ее гллсую 3е о блока, выход выделителя тактозой частоты соединен через умно- китель частоты на два с входом формирователя утфавляглтлх импульсов, первый выхо.г, которого подключен к тактовому ьходу Формирователя биимпульсного сигнала, второй - четвертый выходы Формирователя управляющих импуш-соа соединены с соответствукицими управляющими входами блока аналоговой памяти, первый и второй выходы которого подключены к одноименным информационным дам вычитания, выход кочорогс соединен с информационным входом декодера Внтербн с мягким регаеннем, выход которого подключен к nHAopMsiinomioMv входу Формирователя биимпульсного сиг- нага, пятый выход Формирователя управ- ляничих импульсов соединен с управляющими входами блока вычитания и декодера Витерби с мягким решением, шестой и седьмой выходы формирователя управ- л шщих импульсов подключены соответственно к первому и второму управляю- пим входам формирователя биимпульсного сигнала.

Ш

U

оо

3Mpflfjo l-NjoZ-Kj

IS Q

01

00

О О

IT y

/7/W

f-ЦПф

irt

./

J+

tlV889l

О

О О

о

фигМ

±иг о