Преобразователь двоичного кода в трехпозиционный код Советский патент 1991 года по МПК H03M13/02 H03M5/18 

Фа 1

Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми линейными трактам

Целью изобретения является повышение информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способное- ти устройства за счет исключения в относительном трехпозиционном биимпульс ном сигнале длинных периодических последовательностей и повышение помехоустойчивости за счет снижения коэффи- циента размножения ошибок.

На фиг.1 изображена структурная схема преобразователя; на фиг.2 - временные диаграммы, поясняющие работу преобразователя; на фиг.З - формиро- ватель признака разделения потоков.

Преобразователь содержит источники 1 и 2 двоичной информации, задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 синхронизации, параллельные регистры 8 и 9, шифраторы 10 и 11 символов, формирователь 12 признака разделения потоков, параллельно-последовательный преобразователь 13, формирова- тель 14 относительного троичного сигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь 17 относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор 19, блок 20 памяти и параллельно-последовательный преобразователь 21.

Преобразователь работает следующим образом.

Исходный цифровой сигнал разбивается на группы по три символа и каждая двоичная групп 3В 3В (В - binary) преобразуется в два троичных символа 2Т (Т - ternary) в соответствии с таблицей для преобразователя ЗВ2Т.,

Как следует из табл.1, в последовательности троичных символов, формируемых из исходных двоичных символов, запрещено появление более двух нулей подряд. Однако в этой последовательности возможно появление длинных последовательностей единиц и двоек, что может ухудшить условия для выделения сигнала тактовой частоты из отно сительного троичного биимпульсного сигнала (ОТБС). Для устранения этого недостатка вводится относительный

и.

ю-15

2.

25 30 3540

д5

50

55

метод формирования троичных символов ЗВ2Т (0).

Сущность относительного метода формирования троичных символов заключается в суммировании по модулю три данного троичного символа кода ЗВ2Т и предыдущего троичного (относительного) символа кода ЗВ2Т(0). Алгоритм относительного преобразования троичных символов представлен в табл.2.

Как следует из табл.1 и 2, применение алгоритма преобразования ЗВ2Т (О) позволяет ограничить максимальное чисто следующих подряд одинаковых троичных символов величиной три.

Далее троичные символы преобразуются в два двоичных символа (в относительный трехпозиционный биимпульсный сигнал ОТБС) по известному алгоритму; при передаче троичного нуля каждый двоичный символ отличается от предыдущего; при передаче троичной единицы оба двоичных символа одинаковы и отличаются от двоичных символов предыдущей троичной единицы; при передаче троичной двойки первый двоичный символ совпадает с предыдущим двоичным символом, а второй отличается.

Процесс преобразования троичных символов в сигнал ОТКС по приведенному алгоритму поясняется временными диаграммами на фиг.2

Как следует из приведенного описания алгоритма формирования сигнала ЗВ2Т(0) - ОТБС, в этом сигнале отсутствуют длинные периодические последовательности, что повышает синхронизирующую способность передаваемого сигнала при определении границ кодовых групп в сигнале ОТБС, например, методом определения нарушения чередова- 0 ния полярности троичных единиц (двух одинаковых двоичных символов).

Для сигнала ЗВ2Т(0) - ОТБС с запрещенными переходами между троичными символами 0-2 и 2-0 получено 96 таблиц, из них выбрана таблица, которая приводит к минимальному объему оборудования,

В табл.3 приведены все одиночные ошибки в троичных группах после предполагаемого их декодирования и число двоичных ошибок. При этом учтено, что при ошибках может появиться запрещенная в табл.1 группа троичных символов 00. При составлении табл.3 принято, что эта группа будет декодирована

в двоичную 000 (либо 010). Эго позволяет минимизировать размножение ошибок при декодировании запрещенной группы 00, появляющейся в результате ошибок, возникающих при передаче сигнала по цифровому тракту.

Коэффициент размножения ошибок следующий :

ПАВ

К

ТР

пм км

(О

где п. - число двоичных ошибок при Ав

декодировании символов кода;

п., - полное множество одиночных

ошибок да;

в приеме символов ко-

Кд1 - коэффициент изменения тактовой частоты;

К - коэффициент трансформации (коэффициент размножения ошибок)

Подставляя в формулу (1) с учетом табл. 3 ПдВ 25, n N 22, Км 1,5, получают Кт 0,757 (для известного преобразователя КТр 0,875).

Таким образом, снижение коэффициента трансформации ошибок приводит к повышению помехоустойчивости формируемого сигнала ОТБС.

Цифровые потоки (фиг.2а,б) источников 1 и 2 двоичной информации, управляемые сигналом тактовой частоты с выхода задающего генератора 3, поступают на информационные входы последовательных регистров 4 и 5 соответственно, на тактовые входы которых подается тактовый сигнал с выход задающего генератора 3, прошедший через инвертор 6 (фиг.2в). Сигналы с выходов регистров 4 и 5 (фиг,2г,д) поступают на информационные входы параллельных регистров 8 и 9, на тактовые входы которых подается сигнал с первого выхода блока 7 синхронизации (фиг. 2е) формируемый путем деления сигнала тактовой частоты на три. Сигналы с выходов регистров 8 и 9 (фиг.2ж,з) поступают на соответст- вуюшие шифраторы 10 и 11 символов.

Шифраторы 10 и 11 должны быть выполнены в соответствии с табл.4 истиности, полученной из табл.1.

Как следует из табл.4, выходные символы 1, 2, 3 и 4 являются троичными символами, представленными в двоичном виде;0-11, 1-00, 2-10.

В табл.4 символы Ј,В,С - три символа исходной двоичной поспедовательности, предгтзнленнме в параллельном виде на выходах параллепъных регистров 8 и 9 . Последние четыре столОна табл.4 соответствуют четырем выходным сигналам шифраторов 10 и 11

(символы 1

3 и 4). В соот

5

0

5

0

5

0

5

0

5

ветствии с табл.4 шийфаторы 10 и 11 могут быть выполнены в виде дешифраторов на четырехканальных мультиплексорах типа КП2, на адресные входы которых поступают сигналы А,Б, а на информационные входы - сигнлл С в соответствии с тлбл.5-8, полученными из табл.4.

В табл.5-8 х, ,х,Ј,х ;j, х - сигналы на информационных входах мультиплексоров типа К1Т2. Рядом с таблицами приведены соо гветствукш ие логические функции сигналов на информационных входах этих мультиплексоров.

Сигналы на вмходгх шифраторов 10 и 11 приведены на фиг.2и,к. Следует отметить, что, с целью упрощения фиг.2, на ней приведены лишь два выхода шифратора 10 (представление троичных символов в двоичном виде). Сигналы с выхода шисТ ;тора 10 поступают на информационные входы параллельно-последовательно г г преобразователя 13, а сигналы с выхода шифратора 11 через формирователь 12 признака разделения потоков поступают на другие информационные входы первого па-- раллельно-последовательного преобразователя 13.

Для обеспечения возможности разделения цифровых потоков на приемной стороне в формирователе 12 признака разделения потоков вводится искажение передаваемого сигнала, осуществляемое следующим образом. При появлении на выходе шифратора 10 групп 10 или 20, а на выходе шифратора 11 - группы 02, троичный символ 2 в последней группе трансформируете в троичный нуль. Как следует из табл.1, в коде ЗВ2Т не может быть более двух нулей подряд, поэтому появление трех нулей подряд в известных местах позволяет разделить цифровые потоки на приемной стороне.

С целью упрощения фиг.2, на ней приведены лишь три входа и один выход формирователя 12 (представление троичных символов в двоичном виде).

Первый параллельно-последовательный преобразователь 13 может быть выполнен на мультиплексоре типа КПГ,

адресными сигналами которого являются сигналы с второго и третьего выходов блока 7 синхронизации (фиг.2л,м). На информационные входы преобразователя 13 подаются сигналы с выходов шифраторов 10 и формирователя 12 признака разделения потоков. На выходе преобразователя 13 формируется объединенный поток троичных символов,пред ставленных в двоичном виде (фиг.2). Объединенный цифровой поток поступает на вход формирователя 14 относительного троичного сигнала. Формирователь 14 относительного троичного сигнала должен быть выполнен в соответствии с табл.9 истинности, полученной из табл.2.

В табл.9 символы АВ - двоичное преставление входного троичного симво- ла, CD - двоичное представление относительного троичного символа на выходе формирователя 14. Последние два столбца являются результатом сложения по модулю три входных и выходных тро- ичных символов, представленных в двоичном виде.

В соответствии в табл.9 формирователь 14 может быть выполнен в виде дешифратора 15 на четырехканальном мультиплексоре типа КП2 и блока 16 памяти на D-триггерах, на адресные входы которого поступают сигналы А и В с выхода преобразотеля 13. На информационные входы дешифратора 15 поступают сигналы в соответствии с табл.10 и 11, полученными из табл.9.

В табл.10 и 11 x,,x2,Xj- сигналы на информационных входах мультиплексора типа КП2. Рядом с таблицей при- ведены соответствующие логические функции сигналов на информационных входах мультиплексора . На фиг.2п приведены временные диаграммы относительных троичных символов, представ- ленных в двоичном виде.

Формирование относительного троичного сигнала (представленного в двоичном виде) в формирователе 14 цро- исходит следующим образом. При поступлении на первые входы дешифратора 15 троичного сигнала с выходов преобразователя 13 на выходе дешифратора 15 формируется относительный троичный символ путем сложения по модулю 3 с троичным символом, сформированным на выходе блока 16 памяти. После этого значение сигнала на выходах дешифратора 15 записывается в блок 16 памя

д

Q5

0

Q с

0

ти сигналом тактовой частоты (фиг.2н) с четвертого выхода блока 7 синхронизации.

Далее относительные троичные символы, представленные в двоичном виде, поступают на вход формирователя 17 сигнала ОТБС.

Формирование сигнала ОТБС осуществляется в соответствии с алгоритмом, приведенным в табл.12.

Дешифратор 19 может быть реализован на двух мультиплексорах типа КП2 в соответствии с табл.13 и 14, полученными и-э табл.12.

При пост члении на входы блока 18 и дешифратора 19 троичной единицы (00 - в двоичном виде) на выходе блока 18 происходит изменение уровня сигнала. При этом в соответствии с табл.12-14 этот сигнал проходит на выходы дешифратора 19.

При поступлении на входы блока 18 и дешифратора 19 троичных нуля (11) или двойки (10) формирование сигнала на выходах дешифратора 19 (первый и второй символы сигнала ОТБС) происходит в соответствии с табл.12-14.

Значения сигналов на выходах дешифратора 19 запысываются в блок 20 памяти (фиг.2р) сигналом тактовой частоты (д)иг.2н) с четвертого выхода блока 7 синхронизации.

Далее первый и второй символы сигнала ОТБС (Лиг.2р) поступают на информационные входы параллельно-последовательного преобразователя 21, управляемого сигналами тактовой частоты с пятого (фиг.2с) и шестого (фиг.2т) выходов блока 7 синхронизации.

Сигнал ЗВ2Т(0) - ОТБС (фиг.2у) с выхода параллельно-последовательного преобразователя 21 поступает в линию связи.

Преобразователь 21 может быть выполнен на параллельно-последовательном регистре.

Формула изобретения

1. Преобразователь двоичного кода в трехпозиционный код, содержащий последовательно соединенные первые источник двоичной информации, последовательный регистр, параллельный регистр, шифратор символов, инвертор, выход которого подключен к тактовому входу первого последовательного регистра, блок синхронизации и формиро

у16

ватель относительного троичного би- импульсного сигнала, отличающийся тем, что, с целью повышения информативности устройства за счет возможности передачи в тракте двух цифровых потоков, повышения синхронизирующей способности устройства за счет исключения в относительном трехпозиционном бнимпульсном сигнале длинных периодических последовательностей и повышения помехоустойчивости за счет снижения коэффициента размножения ошибок, в него введены формирователь признака разделения потоков , параллельно-последовательный преобразователь, формирователь отностельного троичного сигнала, последовательно соединенные вторые источник двоичной информации, последовательный регистр, параллельный регистр и шифратор символов, задающий генератор, выход которого подключен к входам инвертора и блока синхронизации, первый выход которого подключен к тактовым входам первого и второго параллельных регистров, первые выходы первого и второго шифраторов символов подключены соответственно к первым информационным входам параллельно-последовательного преобразователя и первым входам формирователя признака разделения потоков, тактовый вхо второго последовательного регистра подключен к выходу инвертора,вторые выходы первого шифратора символов подключены к вторым информационным входам параллельно-последовательного преобразователя и формирователя признака разделения потоков, вторые выходы второго шифратора символов подключены к третьим информационным входам параллельно-последовательного преобразователя и формирователя признака разделения потоков, выход которого и второй и третий выходы блока синхронизации подключены соответствено к четвертым информационным и первому и второму тактовым входам параллельно-последовательного преобразователя, выходы которого подключены к информационным входам формирователя относительного троичного сигнала, выходы которого подключены к информационным входам формирователя относи

10

0

5

0

5

0

5

0

5

0

тельного троичного биимпульсного сигнала, выход которого является выходом устройства, тактовый вход формирователя относительного троичного сигнала объединен с первым тактовым входом формирователя относительного троичного биимпульсного сигнала и подключен к четвертому выходу блока синхронизации, пятый и шестой выходы которого подключены соответственно к второму и третьему тактовым входам формирователя относительного троичного биимпульсного сигнала.

2.Преобразователь по п.I, отличающийся тем, что формирователь относительного троичного CHI- нала содержит блок памяти и дешифратор, первые входы и выходы которого подключены соответственно к информационным входам формирователя и блока памяти, выходы которого подключены к вторым входам дешифратора и являются выходами формирователя, тактовый вход блока памяти является тактовым входом формирователя.

3.Преобразователь по п.1, о т - личающийс ч тем, что формирователь относительного троичного биимпульсного сигнала Lодержит дешифратор, два блока памяти и параллельно- последовательный преобразователь, первый и второй входы первого блока памяти объединены с одноименными входами дешифратора и являются информационными входами формирователя, выход первого блока памяти подключен к третьему входу дешифратора, выходы которого подключены к информационным входам второго блока памяти, первый выход которого подключен к первому информационному входу параллельно-последовательного преобразователя, выход которого является выходом формирователя, второй выход второго блока памяти подключен к четвертому входу дешифратора и второму информационному входу параллельно-последовательного преобразователя, первый и второй тактовые входы которого и объединенные тактовый вход второго блока памяти и третий вход первого блока памяти являются соответственно вторым, третьим

и первым тактовыми входами формирователя.

Символы

I

Т а б л и. ц а I

Группы символов

Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми пикейными трактами. 11елью изобретения является повышение информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способности устройства за счет исключения в относительном троичном биимпульс- ном сигнатс длительных периодических последовательностей, повышение помехо- устойч вости за счет снижения коэффициента размножения ошибок. Устройство содержит источники 1 и 2 двоичной информации, задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 синхронизации, параллельные регистры 8 и 9, шифраторы 10 и II символов, формирователь 12 признака разделения потоков, пара.|1лельно-последо- ватрпьный преобразователь 1З.йормиро- ват-ель 14 относительного троичного сигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь 17 относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор 19, блок 20 памяти и параллельно-последовательный преобразователь 21. 2 з.п.ф-лы, 3 ил., 14 табл. (Л

20 I 1

12

20 10 01 21 02 22

ABC

I 1234 I

Таблица 2

21 10 12 1 1

ТаблицаА Троичные группы

131633499I

Таблица5 Таблица истинности дешифратора символов I

Таблица Таблица истинности дешифратора символов З 1

Таблица 8 Таблица истинности дешифратора символов 4

ABCD

х( С г +5Ь

х.

С

С

III I III Unit

Табл Таблица истинности дешифратора сим

АВ CD

00 IО II х, D

оо о х C+D

101 О 1 хэ С

1101 1

I 2. Э

Таб Таблица истинности дешифратора сим

АВ

CD,,

00 I 10 111х , CD

0001ОХ2 С

10I00х3 D

П001

х х Ј х -j

Таблица

1101О

11101

10001

1011О 001хх 001хх

П ри ме ч а ни е:

х - сигнал на выходе блока 18 памяти;

АВ - двоичное представление относительного троичного сигнала с выхода блока 14; 2 - второй символ сигнала ОТБС на выходе блока 20 памяти ; (

1 и 2 - первый и второй символы сигнала ОТБС на выходе дешифратора 19.

Таблица истинности дешифратора первого символа 1

Таблица 14 Таблица истинности дешифратора второго символа 2

-- vvHwwww «««««««4nfmrinnfWUW

W g- J-TWyXrUTJTjriJT.rXJTJ-WlJ-U-l. У Ь-J -OT T -|J-l r-| rt rui-|- |

Фе/г.2

I

х - сигнал с выхода

блока 18 х„ 2

1

х( - сигнал с выхода

блока 18 х2 2

х, 2

(черта над символом

означает инверсию)

Г

i U

ч

I

Рил,з

Редактор Н.Рогулич

Составитель О.Тюрина

Техред Л.Олнннык Корректор М.Демчик

Заказ 622

Тираж 459

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35 Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

/2

Подписное