Сумматор по модулю К Советский патент 1992 года по МПК G06F7/49 

Изобретение0ртносится к вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информации.

Целью изобретения является сокращение количества оборудования.

На чертеже изображена схема суммато ра по модулю .

Сумматор по модулюи 13 содержит четыре узла 1.1-1.4 унитарного суммирования, блок 2 суммирования унитарных кодов, включающий блоки 3.1, 3.2, 3.3 сложения, двоичный шифратор 4.

Узел 1.1 (,2,3,4) унитарного суммирования содержит элемент ИЛИ-НЕ 5, сумматор 6 по модулю два, элемент И 7 с параллельно соединенными входами.

Блок 3.1 сложения выполнен в виде 12 групп 8.1-8.12 элементов И, выходы элементов И каждой группы 8.I соединены с входами элемента ИЛИ 9.1, выход которого является выходом блока с индексом .

Каждый элемент И группы 8.1 соединен входами с выходами блоков 3.2 и 3.3 сложения, образуя на входах одну из комбинаций индексов их выходов, сумма которых по модулю k равна I. На входах элементов И группы 8.1 образуются вее неповторяющиеся комбинации индексов выходов Ii-Нз блоков 3.1

СО

+ 12НО + 3,3 + 0,4 + 12,5+11} для + 12Й1 +3.4 + 0,6+11,0 + + 4.5 + 12}

для И5 {h + + 3,5 + 0, 6 + 12. 1 + 4} для {li + + 4, 3 + 3, 6 + 0} для {И + + 7, 3 + 4. 4 + 3} для {И + 12ИО + 8, 1 + 7,4 + 4, 5 + 3} для {li + + 8, 2 + 7. 5 + 4. 6 + 3} для (И + + 7, 2 + 8, 6 + 4} для {И + + 7, 0 + 11, 3 + 8} для {h+ I2H5 +7,1 + 11,0+12,4 + 8}

В блоке 3.2 сложения на входах элеменVI группы 10.) реализуются следующие бинации И + г индексов выходов узлов и 1.2 унитарного суммирования:

Выходы элементов И групп 10.3 и 10.5 соединены с входами элементов ИЛИ 11.3 и 11.5 соответственно, выходы которых являются выходами блока 3.2 сложения с индексами 1 2 и I 4.

В блоке 3.3 сложения на входах элементов И каждой группы 12.1 реализуются следующие комбинации li + Iz индексов выходов узлов 1.3 и 1.4 унитарного суммирования:

0{H + i2HO + 0} 3{li + hHO + 3, 8 + 8} 4{I|+I2} {4 + 0} 7{H + + 3}

8{li + l2HO + 8.8 + 0} 11 {ti + + 3} 12{h + 2H4 + 8}

Выходы элементов И групп 12.2 и 12.5 соединены с входами элементов ИЛИ 13.2 и 13.5 соответственно, выходы которых являются выходами блока 3.3 сложения с индексами и .

Блоки сложения могут иметь иное исполнение, включая многопороговые элементы, соединенные входами с выходами блоков сложения предыдущих столбцов или узлов унитарного суммирования с одинаковыми индексами, а выходами с входами элементов И групп. При этом на входах каждого элемента И группы реализуются все комбинации индексов одноготипа, получаемые перестановкой элементов, что

дополнительно сокращает количество оборудования.

Функционирование сумматора происходит следующим образом.

При подаче кодов слагаемых X и Y на

входы сумматора единичные сигналы появляются на выходах узлов 1.1 унитарного суммирования с индексами (Xi+Yi)2M)mod k.

Коды с выходов узлов 1.1 унитарного суммирования суммируются блоками 3.J

сложения блока 2 суммирования унитарных кодов, при этом на выходах блока сложения р-го столбца с индексом (X+Y)mod k будет единичный сигнал, который поступает на входы элементов 4.f двоичного шифратора 4

с номерами К, равными номерам единичных разрядов в двоичном представлении числа (X+Y)mod k. На выходах шифратора 4 будет двоичный код числа (X+Y)mod k.

Таким образом, предложенный сумматор по модулю k обеспечивает сокращение объема оборудования.

Формул а изобретения Сумматор по модулю, содержащий

log2{k+1) узлов унитарного суммирования, блок суммирования унитарных кодов по модулю k и двоичный шифратор, выходы которого соединены с выходами сумматора по модулю, k. а входы подключены к

выходам блока суммирования унитарных кодов по модулю k, группы входов которого подключены к выходам соответствующих узлов унитарного суммирования, входы которых соединены с входами соответствующих разрядов первого и второго операндов сумматора по модулю k, при этом каждый узел унитарного суммирования со держит элемент ИЛИ-НЕ. элемент сложения по модулю два и элемент И, первые и

вторые входы которых соединены с соответствующими входами данного узла унитарного суммирования, а выходы соединены с выходами данного узла унитарного суммирования, причем эти выходы имеют индексы li((H) w)mod k, где .2.3; ш - вес разрядов операндов, входы которых подключены к входам данного узла унитарного суммирования, о т л ичающийся тем, что, с целью сокращения количества оборудования. блок суммирования унитарных кодов содержит блоки сложения, образующие столбцы, причем входы блоков сложения первого столбца соединены с выходами Pf групп входов блока суммирования унитарных кодов (Ki 2), а входы блоков сложения последующих столбцов соединены с выходами EI блоков сложения предыдущих столбцов (fi 2, ie{1jlog 2 (k+1)-1}),

выходы блока сложения последнего столбца являются выходами блока суммирования унитарных кодов.

Изобретение относится к вычислительной технике и может .быть использовано при построении систем передачи и переработки дискретной информации. Целью изобретения является сокращение количества оборудования. Сумматор по модулю k () содержит узлы унитарного суммирования, блок суммирования унитарных кодов, включающий блоки сложения, двоичный шифратор. Каждый узел содержит элемент ИЛИ-НЕ. сумматор по модулю два, элемент И с параллельно соединенными входами, которые являются входами разрядов слагаемых сумматора, выходы КОТОРЫХ соединены с входами блока с индексами ,(2M)mod k, (21) mod k, соответственно (,2.3.4). При подаче слагаемых X и Y на входы сумматора единичные сигналы появляются на выходах узлов с индексами l((Xj+Yi) 2й) mod k. Коды с выходов узлов суммируются блоками сложения, при этом на выходах блока сложения р-ro столбца будет единичный сигнал с индексами I(X+Y) mod k, который поступает на входы шифратора с индэксами, равными номерам единичных разрядов в двоичном представлении числа (X+Y) mod k. При этом на выходах шифратора будет двоичный код числа (X+Y)modk. 1 ил. U) С