Программное устройство управления Советский патент 1992 года по МПК G05B19/18 G05B19/08 

Изобретение относится к автоматическому управлению, в частности к программным устройствам управления, и может быть использовано для управления комплексами технологического оборудования и технологическими: процессами

Известно устройство программного управления,содержащее блоки памяти, входные и выходные преобразователи и вычислительные блоки.

Недостатком этого устройства является его большая сложность.

Известно также программное устройство управления, содержащее первый и второй,нормирующий блоки, блок сканирований адресов, блок памяти программ, блок свертки, включающий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, и первый элемент И, выход которого соединен с выходом блока свертки, блок таймеров и генератор импульсов, выход которого соединен с первым входом, блока сканирования адресов, выходы которого соединены с группой входов блока памяти, первая группа выходов которого соединена с первой группой входов блока свертки, вторая группа входов которого -соединена с первой группой выходов второго нормирующего 6jioKa.

Недостатками данного устройства являются отсутствие возможности управления в одном такте управляющей программы несколькими механизмами, тре(бующими отключения каждого из них в момент срабатывания датчика конечного положения; и невозможность контроля положения механизмов, перемещения которых не предусматриваются в данном такте управляющей программы, что создает предпосылки к возникновению аварийных ситуаций. Цель изобретения - повышение надежности работы и расширение области применения устройства. Устройство снабжено блоком управления считыванием, управляющий вход которого соединен с выходом блока таймера, первая группа входов - с второй группой выходов блока памяти, вторая группа входов - с второй груп пои выходов второго нормирующего блока, а выход - с вторым входом блока сканирования адресов, причем третья группа выходов блока памяти соединена с группой входов блока таймеров, управляющий вход которого соединен с выходом блока свертки, группа выходов которого соединена с группой входов первого нормирующего блока, при этом блок управления считыванием содержит группу инверторов, входы которых соединены с первой группой входов блока управления считыванием, первый элемент ИЛИ-НЕ, . группу элементов ИЛИ-НЕ, элементов И-НЕ, элемент И, элемент И-НЕ и элемент ИЛИ, выход которого подключен к выходу блока управления считыванием, управляю1ций вход которого соединен с первым входом элемента И, выход которого подключен к первому входу элемента; ИЛИ, второй вход элемента И соединен с выходом элемента ИЛИ-НЕ, а второй вход элемента ИЛИ с выходом элемента И-НЕ,входы которого подключены к выходам соответствую щих элементов И-НЕ группы элементов И-НЕ, первые входы которых подключены -к соответствующим входам: второй группы входов блока управления считы ванием, а вторые входы - к соответствущим входам первой группы входов блока управления считыванием, выходы инверторов группы соединены с первыми входами элементов ИЛИ-НЕ группы, вторые входы которых соединены с соответствуюи ми входами первой груп пы входов блока управления считывани ем, а выходы элементов. ИЛИ-НЕ группы подключены к соответствующим входам первого элемента ИЛИ-НЕ,а блоксвертки дополните/1ьно включает группу эле ментов сравнения, группу коммутаторов, группу инверторов, группу эле16 ментов И, элемент ИЛИ-НЕ, причем первая группа входов блока свертки соединена с первыми входами элементов сравнения, а также с управляющими входами коммутаторов группы, с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и вторыми входами элементов И группы, а вторая группа входов блока свертки соединена с вторыми вxoдaмJ элементов сравнения и с первыми информационными входами коммутаторов, при этом выход каждого из элементов сравнения соединен соответствующим входом элемента И, а выходы коммутаторов соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с третьими входами элементов И группы, выходы которых соединены с второй группой выходов блока свертки, первая группа входов которых подключена к вторым информационным входами коммутаторов. 1 . Кроме того, блок сканирования адресов содержит триггер, сканирующий двоичный счетчик импульсов, элемент И, распределитель импульсов и дешифратор, причем первый вход блока сканирования соединен с первым входом элемента И, выход которого соединен с входом распределителя импульсов, выход, соответствующий нулевому разряду которого, соединен с входом двоичного сканирующего счетчика импульсов, а соответствующий третьему разряду распределителя импульсов - с входом дешифратора, соответствующим его старшему разряду, при этом все выходы сканирующего двоичного счетчика импульсов, а также выходы, соответствующие первому и второму разрядам распределителя импульсов. соединены с соответствующими выходами группы выходов блока сканирования, а часть из них, определяемая количеством слов в команде, соединейа с остальными входами дешифратора, выход которого соединена с R-входом триггера, S-вход которого соединен с вторым входом блока сканирования, а выход с вторым входом элемента И. На фиг.1 изображена блок-схема программного устршства; на фиг.2 функциональная схема блока свертки; на фиг.З - функциональная схема блока управления считыванием; на фиг. функциональная схема блока сканирова ния адресов; на фиг.5 - формат упра ляющего слова. Программное устройство управления (фиг.1) содержит генератор 1 импул сов, блок 2 сканирования адресов, блок 3 памяти программ, блок 4 таймера, блок 5 свертки, блок 6 управл ния считыванием, первый нормирующий блок 7, второй нормирующий блок 8 и шины . Блок 5 свертки (фиг,2) содержит группу элементов 22 сравнения, груп пу коммутаторов 23, первый элемент И 2, группу инверторов 25, группу элементов 26 ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И 27 и ИЛИ-НЕ 28. Блок управления считыванием (фиг содержит группу инверторов 29, групп элементов ИЛИ-НЕ 30, первый элемент ИЛИ-НЕ 31, группу элементов ИЛИ-НЕ 3 элемент И 33, элемент И-НЕ 3 элемент ИЛИ 35. БЛОК сканирования адресов (фиг.А состоит из триггера 36, элемента И 37, распределителя 38 импульсов, сканирующего двоичного счетчика 39, дешифратора kO, Управляющее слово (фиг.5) состоит и5( N разрядов. Структура управляющего слова определяет следующие груп пы сигналов: р р г .. г ц КОД СОСТОЯНИЯ признаков Т . ..Т код установки таймера; уY код конечного состояния Л . . .Agj ОД направления; код маски. Z, ,Z,, , о ,7.,Ъ где М - число каналов управления. В каждом такте работы устройства N-разрядное управляющее слово считывается из блока 3 памяти программ, причем код состояния признаков по шине 15 поступает напервую группу вхо дов блока 6 управления считыванием, код уставки таймера по шине 13 на группу входов блока таймера,а код конечного состояния, код направления и код маски по шине 12 - на первую группу входов блока 5 свертки. При наличии разбаланса сигналов на входах какого-либо из элементов 2 сравнения (например i-ro канала управления) на выходе подключенного к ней инвертора 25 формируется сигнал уровня лог. 1. При этом, если значение соответствующего бита Yj кода направления для данного канала управления равно лог. 1, то появляется сигнал высокого уровня на нечетном выхода Q2;.i данного канала управления, если равен лог. О - на четном входе Qj;. Эти сигналы по шине 17 поступают на группу входов первого нормирующего блока 7, разрешая работу i-ro двухпозициониого исполнительного механизма. По окончании его перестройки сигналы на i-ом элементе 22 сравнения становятся тождественными и происходит блокирование управляющего воздействия 02;-{(или Q ). Аналогичным образом может быть возбуждено любое количество из М каналов управления в каждом такте управления. Для осуществления контрОля за исполнительными механизмами, не изменяющими свое состояние в данном-такте управления, на первые информационные входы коммутаторов 23 из второй группы входов блока 3 свертки подаются нормированные сигналы датчиков исполнительных механизмов D.nooD,, а на вторые информационные входы коммутаторов 23 подаются иЗ первой группы входов блока 5 свертки сигналы кода конечного состояния /...Х,, которые одновременно с этим поступают на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 26, вторые входы которых подключены к выходам соответствующих коммутаторов 23. В зависимости от значений битов кода ма.ски Zj,Zj, поступающих на управляющие входы i-ro коммутатора 23 из первой группы входов блока 3 свертки, на выходе его формируется сигнал, тождественный либо коду ко , ,X2j , либо нечного состояния В первом случае входам D.;., ,02; состояние датчиков исполнительных механизмов данного канала не контролируется, так как на выходе i-ro элемента 26 ИСКЛЮЧАЮЩЕЕ ИЛИ имеем уровень логического нуля,-независимо т состояния входов D,2;,,D2; ° втором случае, когда имеется разбаланс ходных сигналов i-ro элемента 26 СКЛЮЧАЮЩЕЕ ИЛИ (если возникло нетатное состояние датчиков механизма, .е. механизм самопроизвольно изменил вое положение, обрыв провода и .п.), на его выходе формируется уроень лог. 1, который вызывает по7171

явление на выходе элемента ИЛИ-НЕ 28

сигнала уровня лог. О, подаваемого на входы группы элементов И 27 и запрещающего прохождение управляющих воздействий на исполнительные механизмы.

По окончании отработки шага программы сигнала на всех входах А и В элементов 22 сравнения должны попарно совпасть, при этом на выходе первого элемента И формируется сигнал высокого уровня , который поступает на выход блока свертки и по шине 1б на управляющий вход блока k таймера. По истечении времени, заданного кодом уставки блока таймера, на выходе последнего формируется сигнал уровня лог. 1, который по шине 1 поступает на управляющий вход блока управления считыванием 6. При этом сигнал на выходе блока управления считыванием появляется в зависимости от кода признаков Р...Р, поступающего по шине 15 на первую груп пу входов блока управления считыванием, а также от состояния внешних условий j iMVfc поступающих на его вторую группу входов из второй группы выходов второго нормирующего блока 8 по шине 19.

Единичное состояние битов Р,...Р кода состояния признаков активизирует соответствующие внешние условия 2, „. . «При состоянии активизированного внешнего условия, соответствующего уровню хюг.0, на выходе элемента ИДИ-НЕ 31 формируется также уровень лог.О, который с помощью элемента М 33 запрещает появление сигнала Считывание на выходе блока управления независимо от состояния выхода блока свертки. Устройство зависает на данном шаге программы до появления уровня лог. на активированном входе, что реализует режим программной остановки устройства по любому из Djj,, о, o. внешних условий Единичное состояние битов Р,... Р кода состояния признаков активизирует соответствующие внешние условия Dflij g i .. .,. Если состояние активизированного внешнего условия соответствует уровню лог. 1, формиру ется сигнал Считывание на выходе блока управления считыванием и проис ходит переход на следующий шаг прогpa мы, независимо от состояния выхо8

да блока свертки, что позволяет реали-: зовать условные переходы по любому из - внешних условий. Сигнал Считывание, формируемый на выходе блока 6 управления считыванием, поступает по шине 11 на второй вход блока 2 сканирования адресов и устанавливает триггер 36 в состояние

лог, 1. При этом, разрешается прохождение тактовых импульсов (ТИ) с первого входа блока сканирования на вход распределителя 38 импульсов. Импульс, поступающий с нулевого разряд§ распределителя импульсов, увеличивает на единицу содержимое сканирующего двоичного счетчика 39, выходы которого A(j.. .А формирует адрес слова команды из блока памяти про- ; i

грамм 3 считывание которого происходит с помощью импульсов R/W, Ср, поступающих с первого и второго разрядов распределителя импульсов. Окончание цикла выборки команды

определяется появляением сигнала лог. 1 на выходе дешифратора kO, стробируемого импульсом, поступающим с третьего разряда распределителя импульсов. При этом триггер Зб

сбрасывается в лог. О и блокирует прохождение тактовых импульсов в распределитель 38 импульсов.

Формула изо б р е т е н и я 1 о Программное устройство управления, содержащее первый и второй нормирующие блоки, блок сканирования адресов, блок памяти программ, блок свертки, включающий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ; и первый элемент И, выход которого соединен с выходом блока свертки, блок таймеров и генератор импульсов, выход которого соединен с первым входом блока сканирования адресов, выходы которого соединены с группой входов блока памяти, первая группа выходов которого соединена с первой группой входов блока, свертки, вторая группа входов которого соединена с первой группой выходов второго нормирующего блока, отличающееся тем, что, с целью повышения надежности в работе и расширения области его применения, он снабжен блоком управления считыванием , управляющий вход которого . соединен с выходом блока таймера, первая группа входов - с второй группой выходов блока памяти, вторая группа входов - с второй группой выходов второго нормирующего блока, а выход - с вторым входом блока сканирования адресов, причем третья группа выходов блока памяти соединена с группой входов блока таймеров, управ ляющий вход которого соединен с выходом блока свертки, группа выходов которого соединена с группой входов первого нормирующего блока, при этом блок управления считыванием содержит группу инверторов, входы которых соединены с первой группой входов блока управления считыванием, первый элемент ИЛИ-НЕ, группу элементов ИЛИ-НЕ, элементов И-НЕ, элемент И, элемент И-НЕ и элемент ИЛИ, выход ко торого подключен к выходу блока управления считыванием, управляющий вход которого соединен с первым входом элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход элемента И соединен с выходом элемента ИЛИ-НЕ, а второй вход элемента ИЛИ - с выходом элемен та И-НЕ,входы которого подключены к выходам соответствующих элементов И-НЕ группы элементов И-НЕ,первые входы которых подключены к соответствующим вхо дам второй группы входов блока управления считыванием, а вторые входы - к соответствующим входам первой группы входов блока управления считыванием, выходы инверторов группы соединены с первыми входами элементов ИЛИ-НЕ группы, вторые входы которых соединены с соответствующими входами первой группы входов блока управления считыванием, выходы элементов ИЛИ-НЕ группы подключены к соответст вующим входам первого элемента ИЛИ-НЕ, а блок свертки дополнительно включает группу элементов сравнения, группу коммутаторов, группу инверторов, группу элементов И, элемент ИЛИ-НЕ, причем первая группа входов блока свертки соединена с первыми входами элементов сравнения, а тйкже с управ ляющими входами коммутаторов группы, с первыми входами элементов ИСКШЧЛЮЩЕЕ ИЛИ группы и вторыми входами элементов И группы, а вторая группа входов блока свертки соединена с вторыми входами элементов сравнения и с первыми информационными входами коммутаторов, при этом выход каждого из элементов сравнения соединен с соответствующим входом элемента И, а выходы коммутаторов соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с третьими входами элементов И группы, выходы которых соединены с второй группой выходов блока свертки, первая группа входов которых подключена к вторым информационным входам коммутаторов. 2. Устройство по п.1, о т л и чающееся тем, что блок сканирования адресов содержит триггер, сканирующий двоичный счетчик импульсов, элемент И, распределитель импульсов и дешифратор, причем первый вход блока сканирования соединен, с первым входом элемента И, выход которого соединен с входом распределителя импульсов, выход,соответствующий нулевому разряду которого, соединен с входом двоичного сканирующего счетчика импульсов, а выход, соответствующий третьему разряду распределителя импульсов, - с входом дешифратора, соответствующим его старшему разряду, при этом все выходы сканирующего двоичного счетчика импульсов, а также выходы, соответствующие перво- му и второму разрядам распределителя импульсов, соединены с соответствующими выходами группы выходов блока сканирования,а часть из них, определяемая количеством слов в комане, соединена с остальными входами ешифратора, выход которого соединен с R-входом триггера, S-вход которого соединен с вторым входом блока сканирования, а выход - с вторым входом элемента И,

Фу. /

Шина Щ

читыВание

35

ШинаП

Изобретение относится к автоматическому управлению. Цель изобретения - повысить надежность и расширить область применения устройства, Программируемое устройство управления включает генератор импульсов, сканирующий двоичный счетчик, блок памяти, блок свертки, содержащий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И, |ИЛИ, ИЛИ-НЕ. Устройство позволяет Обеспечить возможность управления в одном такте управляющей программы несколькими механизмами и возможность контроля положения механизмов, не участвующих в работе на данном такте управляющей программы. 1 з.п.ф-лы, 5 ил.

J0

1

Jzmn

ЦП о-

30

J)

PJ

29

PL

25

PI

29

г

РМ

ad.

Щ1

3if

1

;t

32

Фие.З

Фиг. 5

ФигЛ