Устройство для управления многофазным тиристорным преобразователем Советский патент 1992 года по МПК H02M7/12 H02H7/12 

динен с вторым входом второго элемента 2 ИЛИ-НЕ канала распределителя данной фазы и с вторым входом первого элемента 2 ИЛИ-НЕ канала распределителя предыдущей фазы. Инверсный выход формирователя импульсов распределителя импульсов соединен с первым входом первого элемента 2ИЛИ-НЕ канала распределителя данной фазы и с первым входом второго элемента 2ИЛИ-НЕ канала распределителя предыдущей фазы 2.

Известные устройства обеспечивают работу многофазных тиристорных преобразователей только при выполнении следующих условий: синхронизирующее напряжение тиристорного преобразователя должно быть сфазировано с анодным напряжением, при этом анодное напряжение должно иметь прямое чередование фаз. Невыполнение любого условия фазировки приводит к нарушению нормальной работы тиристорного преобразователя, что может повлечь развитие аварийного режима. При этом возможен выход из строя как элементов тиристорного преобразователя, так и механизма.

Нарущёние фазировки тиристорного преобразователя может иметь место у механизмов, которые работают в горнодобывающих карьерах, шахтах и т.п. и у которых тиристорные преобразователи получают питание кабельной линией. При нарушении целостности кабеля (обрыве) или его удлинении (замене) необходимо для нормальной работы тиристорного преобразователя произвести фазировку, для чего требуется определенное время, которое затрачивается на выполнение этих работ.

В современной прёктике находит применение питание тиристорных преобразователей синхронизирующим и аноднык напряжением от различных источников. Для осуществления фазировк«/, особенно мощных, тиристорных преобразователей приходится выполнять сложную его ошиновку,.а также затрачивать время при производстве наладочных работ.

Целью изобретения является повышение надежности путем автоматизации процесса фазировки и уменьшение времени подготовки устройства к работе.

Указаниаяцель достигается тем, что в устройство, содержащее блок синхронизации, включающий формирователь диапазона управления тиристорами по числу фаз, фазосдвигающий блок с числом каналов, равным числу фаз, вход каждого канала формирования импульсов управления тиристорами фазосдвигающего блока соединен с входом формирователя диапазона управления тиристоров блока синхронизации, соответствующего данному каналу формирования импульсов управления тиристорами, распределитель импульсов, выходы которого предназначены для подключения к управляющим электродам тиристоров, при этом распределитель импульсов выполнен, в виде идентичных каналов пО числу фаз. каждый канал включает формирователь импульсов управления тиристорами с прямым и инверсным выходами и два элемента 2 ИЛИ-НЕ, причем инверсный выход формирователя импульсов управления тиристорами соединен с вторым входом первого элемента 2 ИЛИ-НЕ, а прямой выход - U вторым входом второго элемента 2 ИЛИ-НЕ, при этом выходы элементов 2 ИЛИ-НЕ использованы в качестве выходов распределителя импульсов, введены блок фазировки, в каждый канал распределителя импульсов - два триггера элемента 2И-2И-ИЛИ, причем блок фазировки состоит из идентичных каналов по числу фаз, кaждJwй из которых состоит из трех элементов ЗИ с двумя инверсными входами, трех элементов 2И. трех триггеров и элемента 2И-2И-2И-ИЛИ, при этом прямой вход первого элемента ЗИ соединен с первым инверсным входом второго и третьего элементов ЗИ, а также с первым входом первого элемента 2И элемента 2И- 2И-2И-ИЛИ, прямой вход второго элемента ЗИ соединен с вторым инверсным входом первого и третьего элементов ЗИ, а также с первым входом второго элемента 2И элемента 2И2И-2И-ИЛИ, прямой вход третьего элемента ЗИ соединен с первым инверсным входом первого элемента ЗИ и вторым инверсным входом второго элемента ЗИ, а также с первым входом третьего элемента 2И элемента 2И-2И-2И-ИЛИ. выход первого элемента ЗИ соединен с первым входомпервого элемента 2И, выход второго элемента ЗИ соединен с первым входом второго элемента 2И, выход третьего элемента ЗИ соединен с первым входом третьего элемента 2И, вторые входы элементов 2И соединены между собой, а выходы элементов 2И соединены с установочными входами соответствующих триггеров, при этом выход первого триггера соединен с вторым входом первого элемента 2И элемента 2И-2И2И-ИЛИ, выход второго триггера - с вторым входом третьего элемента 2И элемента 2И-2И2И-ИЛИ, выход третьего триггера с вторым входом третьего элемента 2И элемента 2И-2И-2ИМЛИ выход Элемента 2И-2И-2И-ИЛИ. использован в качестве выхода соответствующего канала блока фазировки и сое динен с вхрдрм формирователя диапазона управления шрис1ХЧХ}В блока синхронизации соответхггвующепо каналу формирования импульсов управления

тиристоров, в качестве входов канала блока фазировки использованы первые входы элементов ЗИ, предназначенные для подключения фазных напряжений оперативной сети, а также вторые входы элементов 2И, предназначенные для подключения фазных напряжений силовой сети, соответствующих каналу формирования импульсов управления тиристоров, при этом выход каждого канала блока фазировки соединен с D-входами триггеров соответствующего канала распределителя импульсов, счетный С-вход первого триггера одного канала распределителя импульсов соединен с выходом другого канала блока фазировки, а счетный G-вход второго триггера первого канала распределителя импульсов соединен с выходом третьего канала блока фазй ровки, Ъри этом в каждом канале распределителя импульсов инверсный выход первого триггера соединен с первым входом первого элемента 2И первого элемента 2И-2И-ИЛИ и первым входом первого элемента 2И второго элемента 2И-2И-ИЛИ, инверсный выход второго триггера соединен с первым входом второго элемента 2И первого элемента 2И-2И-ИЛИ и первым входом второго элемента 2И второго элемента 2И-2И-ИЛИ, выход первого элемента 2И-2И-ИЛИ соединен с первым входом первого элемента 2ИЛИ-НЕ, выход второго элемента 2И-2И-ИЛИ соединен спервым входом второго элемента 2ИЛИНЕ, при этом второй вход первого элемента 2И первого элемента 21/1-2И-ИЛИ и второй вход первого элемента 2И второго элемента 2И-2И-ИЛИ одного канала распределителя импульсов соединены соответственно с прямым и инверсным выходами формирователя импульсов управления тиристорами третьего канала распределителя импульсов, при этом входы формирователя импульсов управления тиристорами каждого канала распределителя импульсов подключены к выходам соответствующих каналов блока синхронизации и фазосдвигающего блока, выходы формирователя импульсов управления тиристорами каждого канала соединены с вторыми входами элементов 2ИЛИ-Н Е данного канала.

На фиг. 1 изображена блок-схема устройства для управления многофазным тиристорным преобразователем; на фиг. 2 функциональная схема одного канала распределителя импульсов управления тиристоров, подключенных к одной фазе питающей сети; на фиг. 3 - функциональная схема одного канала блока фазировки, на фиг. 4 - временные диаграммы, иллюстрирующие, работу блока фазировки; на фиг. 5

- временные диаграммы, иллюстрирующие работу распределителя импульсов.

Устройство содержит блок 1 синхронизации, включающий формирователи 2-4 диапазона управления тиристорами по числу фаз, фазосдвигающий бл.ок 5 с числом кана.лов 6-8, равным числу фаз, вход каждого канала 6-8 формирования импульсоё управления тиристорами фазосдвигающего блока 5 соединен с входом формирователя 2-4 диапазона управления тиристоров блока 1 синхронизации, соответствующего данному каналу формирования импульсов управле-, НИИ тиристорами, распределитель 9 импульсов, выходы которого предназначены для подключения к управляющим электродам тиристоров, при этом распределитель 9 импульсов выполнен в виде идентичных кана,лов 10-12 по числу фаз, каждый канал 10-12 распределителя 9 импульсов включает формирователь 13 импульсов управления тиристорами с прямым и инверсным выходами и два элемента 2ИЛИ-НЕ 14, 15, причем инверсный выход формирователя 13 импульсов управления тиристорами соединен с вторым входом элемента 2ИЛИ-НЁ 14, а .прямой выход - с вторым входом элемента 2ИЛИ-НЕ 15, при этом выходы элементов 2ИЛИ-НЕ 14 и 15использованы в качестве выходов распределителя 9 импульсов. В устройство введены блок 16 фазировки, а в каждый канал 10-12 распределителя 9 импуЛьсов-два триггера 17 и 18 и дваэлемента 2И-2И-ИЛИ 19 и 20.

Блок 16 фазировки состоит из идентичных каналов 21-23 по числу фаз, каждый из которых состоит из трех элементов ЗИ 24-26 с двумя инверсными входами, трех элементов 2И 27-29, трех триггеров 30-32 и элемента 2И-2И-2И-ИЛИ 33. Прямой вход элемента ЗИ 24 соединен с первым входом . первого элемента 2И элемента 2И-2И-2ИИЛИ 33, прямой вход элемента ЗИ 25 соединен с вторым инверсным входом элемента ЗИ 24 и элемента ЗИ 26, а также с первым входом второго элемента 2И элемента 2И2И-2И-ИЛИ 33, прямой вход элемента ЗИ 26 соединен с первым инверсным входом элемента ЗИ 24 и вторым инверсным входом элемента ЗИ 25. а также с первым входом третьего элемента 2И элемента 2И-2И-2ИИЛИ 33. Выход элемента 3И 24 соединен с первым входом элемента 2И 27, выход элег мента ЗИ 25 соединен с первым входом элемента 2И 28,выход элемента ЗИ 26 соединен с первым входом элемента 2И 29, вторые входы элементов 2И 27-29 соединены между собой. Выходы элементов 2И 2729 соединены с установочными входами соответствующих TpnirepOB 30-32. Выход

триггера 30 соединен с вторым входом первого элемента 2И элемента 2И-2И-2ИИЛИ 33,-выход триггера 31 - с вторым входом второго элемента 2И элемента 2И2И-2И-ИЛИ 33, выход триггера 32 -- с вторым входом третьего элемента 2И элемента 2И-2И-2И-ИЛИ 33. Выход элемента 2И2И-2И-ИЛИ 33 использован в качестве выхода соответствующего канала 21-23 блока 16 фазировки и соединен с входом формирователя 2-4 диапазона управления тиристоров блока 1 синхронизации, соответствующего каналу формирования импульсов управления тиристоров. В качестве входов канала 21-23 блока 16 фазировки использованы первые входы элементов ЗИ 24-26, предназначенные для подключения фазных напряжений оперативной сети, а также вторые входы элементов 2И 27-29, предназначенные для.подключения фазных напряжений силовой сети, соответствующих каналу формирования импульсов управления тиристоров.

Выход каждого канала 21-23 блока 16 фазиробки также соединен с D-входами триггеров 17 и 18 соответствующего канала 10-1 распределителя 9 импульсов, счетный С-вход триггера 17 канала 10 распределителя 9 импульсов соединен с выходом канала 22 блока 16 фазировки, счетный Свход триггера 18 канала lO распределителя 9 импульсов соединен с выходом канала 23 блока 16 фазировки. В каждом канале 10-12 распределителя 9 импульсов инверсный выход триггера 17 соединен с первыми входами первых элементов 2И элементов 2И-2И-ИЛИ 19 и 20, инверсный выход триггера 18 соединен с первыми входами вторых элементов 2И элементов 2И-2И-ИЛИ 19 и 20, выход элемента 2Й-2И-ИЛИ 19 соединен с первым входом элемента 2ИЛИ-НЕ 14. Второй вход первого элемента 2И элемента 2И-2И-ИЛИ 19 и второй вход первого элемента 2И элемента 2И-2И-ИЛИ 20 канала 10 распределителя 9 импульсов соединены соответственно с прямым и инверсным выходами формирователя 13 импульсов управления тиристорами канала 11 распределителя 9 импульсов. Второй вход второго элемента 2И элемента 2И-2ИИЛИ 19 и второй вход второго элемента 2И элемента 2И-2И-ИЛИ 20 канала 10 распределителя 9 импульсов соединены соответственно с прямым и инверсным выходами формирователя 13 импульсов управления тиристорами канала 12 распределителя 9 импульсов. Входы формирователя 13 импульсов управления тиристорами каждого канала 10-12 распределителя 9 импульсов подключены к выходам соответствующих

каналов 2-4 блока 1 синхронизации и канаов 6-8 фазосдвигающего блока 5.

Устройство работает следующим образом.

На вх. 1-3 каналов 21-23 блока 16 фазировки подают оперативное напряжение, на вх. 4 - силовое напряжение. На диаграммах 40-60 (фиг. 4) показаны состояния элементов блока 16 фазировки, которые указаны

следующим образом: канал, элемент в этом канале.

Фазы напряжений, приведенные на диаграммах 34-39, представляют один из возможных вариантов.

Сигналы на выходе элементов ЗИ 24-26, которые получаются путем совпадения сигнала одной фазы и инверсных сигналов двух других фаз оперативного напряжения, приведены на диаграммах 40-42. Элементы ЗИ

24-26 каналов 21-23 работают одинаково и поэтому диаграмма их работы приведена один раз. Затем эти сигналы на элементах 2И 27-29 канала 21-23 блока 16 фазировки сравниваются с сигналом фазы силового напряжения, приходящего на вх. 4 канала 2123 (диаграмма 43-51), после чего на выходе одного из элементов 2И 27-29 появляется импульсная последовательность (диаграмма 45,47,49), идентифицирующая фазу оперативного напряжения, которая взводит соответствующий триггер 30-32 каналов 21-23 (диаграмма 53, 55, 56). В результате этого на выходе элемента 2И-2И-2И-ИЛИ 33 будет присутствовать сигнал фазы оперативного напряжения, который соответствует по фазе силовому напряжению (диаграмма 58-60). Таким образом происходит фазировка оперативного напряжения с силовым,

Затем сфазированное оперативное напряжение поступает на блок 1 синхронизации, фазосдвигающий блок 5, а также в распределитель 9 импульсов. С выходов блока 1 синхронизации и фазосдвигающего

блока 5 сигналы этих блоков поступают на формирователь 13 импульсов управления тиристорами канала 10-12 распределителя 9 импульсов, на выходе которого формируются основные иМпульсы управления тиристорами.

Сигналы каналов 21-23 блока 16 фазировки Соответствуют по фазе напряжению на тиристорах и представлены в обратной и прямой последовательности на диаграммах

61-63 (фиг. 5), где цифрой указана последо вательность работы тиристоров.

Основные импульсы управления тиристорами представлены .на диаграммах 6469, где для наглядности импульсы управления изображены посередине фазных напряжений. Триггеры 17 и 18 каналов 10-12 распределителя 9 импульсов, на входы которых поступают напряжения с выходов каналов , 21-23 блока 16 фазировки, в эависимостиот фазы напряжений устанавливаются в требуемое состояние (диаграмма 70-75). Высокий уровень сигнала инверсного выхода триггера 17 (18} разрешает прохождение основных импульсов с выходов формирователя 13 импульсов другой (третьей) фазы через элемент 2И-2И-ИЛИ 19 (20), а низкий уровень сигнала триггера 18 (17) запрещает прохождение импульсов третьей (другой) фазы. Дополнительные импульсы управления тиристоров формируются на выходе элементов 2И-2И-ИЛИ 19,20 (диаграмма 7681), а на элементах 2ИЛИ-НЕ 14,15 суммируются с основными импульсами (диаграмма 82-87). Таким образом происходит формирование импульсов управления тиристорами независимо от порядка чередования фаз силового напряжения. Из анализа работы распределителя импульсов, видно, что при изменении чередования фаз СИЛОВОГО; напряжения изменяется физическая очередность работы тиристоров в группах, но/при этом сохраняется необ ходимая последовательность включения тиристоров, которая соответствует силовому напряжению. Процесс фазировки оперативного напряжения с силовым, как следует из анализа диаграмм 34-60, осуществляется за время, которое соизмеримо с периодом напряжения. После окончания процесса фазировки распределитель импульсов управления тиристоров через время, равное периоду напряжения сети, готов к работе. Таким образом, время подготовки устройства для управления многофазным тЦристорным преобразователем к работе после подачи оперативного и силового напр я кеНИИ составляет не более-40 мс, что значительно меньше времени, затрачиваемого для осуществления фазировки напряжений тиристорного преобразователя. При этом процесс фазировки напряжеНИИ полностью автоматизируется. Предлагаемое устройство позволяет увеличить время нормальной работы механизмов без сбоев и Ьварий. Ф ормул а изоб ретен ия Устройство для управления многофазным тиристорным преобразователем, сот держащее блок синхронизации, включающий формирователь диапазона управления тиристорами по числу фаз, фазосдвигающий блок с числом каналов, равным числу фаз, вход каждого канала формирования импульсов управления тиристорами фазосдвигающего блока соединен с входом формирователя диапазона управления тиристоров блока синхронизации, соатветству-. ющего данному каналу формирования импульсов управления тиристорами, распределитель импульсов, выходы которого предназначены для подключения к управляющим электродам тиристоров, при этом распределитель импульсов выполнен в виде идентичных каналов по числу фаз, каждый канал включает формирователь импульсов управления тиристорами с прямым и инверсным выходами и два элемента 2ИЛИ-НЕ, причем инверсный выход формирователя импульсов управления тиристорами соединен с первым входом первого элемента 2ИЛИ-НЕ, а прямой выход - с первым входом второго элемента 2ИЛИ-НЕ, при этом выходы элементов2 ИЛИ-НЕ использованы в качестве выходов распределителя импульсов, о тличающееся тем, что, с целью повышения надежности путем автоматизации процесса фазировки и уменьшения времени подготовки устройства к работе в него введены блок фазировки, в каждый канал распределителя игЛпульсов-два триггера и два элемента 2И-2И-ИЛИ, причем блок фазировки состоит из идентичных каналов по числу фаз, каждый из которых состоит из трех элементов ЗИ с двумя инверсными входами, трех элементов 2И, трех триггеров и элемента 2И-2И-2И-ИЛИ, при этом прямой вход первого элемента ЗИ соединен с первым инверсным входом второго и третьего элементов ЗИ. а также с первым входом первого элемента 2И элемента 2И-2И-2ИИЛИ, прямой вход второго элемента ЗИ соединен с вторым инверсным входом первого и третьего элементов ЗИ, а также с первым входом второго элемента 2И элемента 2И-2И-2И-ИЛИ, прямой вход третьего элемента ЗИ соединен с первым инверсным входом первого элемента ЗИ и вторым инверсным входом второго элемента ЗИ, а также с первым входом третьего элемента 2И элемента 2И-2И 2И-ИЛИ, выход первого элемента ЗИ соединен с первым входом первого элемента 2И, выход второго элемента ЗИ соединен с первым входом второго элемента 2И, выход третьего элемента ЗИ соединен с первым входом третьего элемента 2И, вторые входы злементов 2И соединены между собой, авыходы элементов 2И соединены с установочными входами соответствующих триггеров, при этом выход первого триггера соединен с вторым входом первого элемента 2И элемента 2И-2И-2И-ИЛИ, выход второго триггера - -с вторым входом второго элемента 2И элемента 2И-2И-2И-ИЛИ, выход третьего триггера - с aVopUM входом третьего элемента 2И элемента 2И-2-И-2ИИЛИ, выход элемента 2И-2И-2И-ИЛИ использован в качестве выхода соответствующего канала блока фаэировки и соединен с входом формирователя диёпазона управления тиристоров блока синхронизации, соответствующего каналу формирования импульсов управления тиристоров, в качестве входов канала блока фазирЬвки использованы первые входы элементов ЗИ, предназначенные для подключения фазных напряжений оперативной сети, а также вторые входы элементов 2И, предназначенные для подключения фазных напряжений силовой сети, соответствующих каналу формирования импульсов управления тиристоров, при этом выход каждого канала блока фазировки соединен с D-входами триггеров соответствующего канала распределителя импульсов, счетный С-вход первого триггера одного канала распределителя импульсов соединен с выходом другого канала блока фазировки, а счетный С-вхрд второго триггера первого канала распределителя импульсов соединен с выходом третьего канала блока фазировки, при этом в каждом канале распределителя импульсов инверсный выход первого триггера соединен с первым входом первого элемента 2 И первого элемента 2И-2И-ИЛИ и первым входом первого элемента 2И второго элемента 2И-2ИИЛИ, инверсный выход второго триггера соединен с первым входом второго элемента 2И первого элемента 2И-2И-ИЛИ и первым

входом второго элемента 2И второго элемента 2И-2И-ИЛИ, выход первого элемента 2Й-2И-ИЛИ соединен с первым входом первого элемента 2ИЛИ-НЕ, выход второго элемента 2И-2И-ИЛИ соединен с первым

входом второго элемента 2 ИЛИ-НЕ, при этом второй вход первого элемента 2 И первого элемента 2И-2И-ИЛИ и второй вход первого элемента 2И второго элемента 2И2И-ИЛИ одного канала распределителя импульсов соединены соответственно с прямым и инверсным выходами формирователя импульсов управления тиристорами другого канала распределителя импульсов, второй вход второго элемента 2И первого

элемента 2И-2Иг-ИЛИ ц второй вход второго элемента 2 И второго элемента 2И-2ИИЛ14 одного канала распределителя импульсов соединены соответственно с прямым и инверсным выходами формирователя импульсов третьего канала распределителя импульсов, при этом входы формирователя импульсов управления тИ ристорами каждого канала распределителя импульсов подключены к выходам срответствующих каналов блока синхронизации и фазосдвигающего блока, а аыхбды формирователя импульсов управле ния тиристорами каждого канала соединены с вторыми входами элементов 2ИЛИ-НЕ данного канала.

Изобретение относится к электротехнике. Целью изобретения является повышение надежности путем автоматизации процесса фазировки и уменьшения времени подготовки устройства к работе. После подачи питания процесс фазировки оперативного напряжения с силовым осуществляется за время, которое" соизмеримо с периодом напряжения. Затем сфази- рованное оперативное напряжение поступает на соответствующие входы канала 2 блока 1 синхронизации, канала 6 фазос- двигающего блока 5, а также на канал 10 распределителя 9 импульсов. На выходе распределителя 9 импульсов формируются основные импульсы управления тиристоров данной фазы. 5 ил.СОсИзобретение относится к электротехнике и может быть использовано в тиристор- ных преобразователях, д/|я подачи питания, которым находят применение длинные кабельные линии, а также два раздельных источника питания - анодного и оперативного (синхронизирующего) напряжения.Известно устройство, содержащее синхронизирующий трансформатор и каналы по числу фаз преобразователя*, каждь(й из которых содержит генератор пилообразного напряжения и нуль-орган, при этом выход последнего предназначен для подключения к соответствующему управляющему входу преобразователя, вход генератора пилообразного напряжения подключен к соответствующей ' вторичной обмотке синхронизирующего трансформатора, первичная обмотка которого подключена к питающей сети [1].Известно устройство, содержащее блок синхронизации, состоящий из формирователей по числу фаз, входы блока синхронизации предназначены для подключения фазных напряжений сети, фазосдвигающий блок с числом каналов, равным числу фаз, при этом вход канала фазосдвигающего блока соединен с соответствующим входом блока синхронизации, выходы блока синхронизации и фазосдвигающего блока соединены с входами распределителя импульсов, выходы которого .предназначены для подключения к управляющим электродам тиристоров преобразователя. Распределитель импульсов выполнен в виде идентичных ка- налов по числу фаз, каждый канал состоит из формирователя импульсов с прямым и инверсным выходами и двух элементов 2ИЛИ-НЕ. Прямой выход формирователя импульсов распределителя импульсов сое-1^ VIV4 Ю