Цифровой формирователь трехфазных синусоидальных сигналов Советский патент 1992 года по МПК H03B27/00 

ttft)

ffftf

VI СО

го

00

Изобретение относится к радиотехнике и может быть использовано для поверки измерителей несимметрии трехфазных синусоидальных сигналов.

Цель изобретения - повышение стабильности амплитуды выходных сигналов,

На фиг. 1 представлена структурная электрическая схема цифрового формирователя трехфазных синусоидальных сигналов; на фиг, 2 - структурная электрическая схема преобразователя кодов.

Цифровой формирователь трехфазных несинусоидальных сигналов содержит генератор 1 переменной частоты, первый 2, второй 6 и третий 10 реверсивные счетчики, первый 3, второй 7 и третий 11 блоки постоянного запоминания, первый 4, второй 8 и третий 12 цифроаналогооые преобразова(е- ли, первый 5, второй 9 и третий 13 выходные аттенюаторы, источник 14 опорного напряжения, преобразователь 15 кодов, формирователь 16 управляющих кодовых сигналов.

Преобразователь 15 кодов содержит формирователь 17 управляющих сигналов, выполненный па микроЭВМ с прямым доступом к памяти, (например, на однокристальной микроЭВМ типа КР 1816ВЕ39 или КР 1816ВЕ49), первый 18 и второй 22 элементы ИЛИ, параллельный регистр 19, блок 20 памяти, коммутатор 21, блок 23 постоянного запоминания и шестиканальный выходной регистр 24.

Выход генератора 1 переменной частоты соединен с объединенными между собой тактовыми входами первого 2, второго 6 и третьего 10 реверсивных счетчикоз, кодовые или информационные выходы которых подключены к адресным входам первого 3, второго 7 и третьего 11 блоков постоянного запоминания, выходы которых соединены с кодовыми или управляющими входами первого 4, второю 8 и третьего 12 цифроанало- говых преобразователей (ЦАП) соответственно. Опорные входы (или входы питания) ЦАП 4, 8 и 12 подключены к выходу источника 14 опорного напряжения, о их выходы соединены с входами первого 5, второго 9 и третьего 13 выходных аттенюаторов соответственно, Выход сигнала управления частотой формирователя 16 управляющих кодовых сигналов подключен к управляющему входу генератора 1 переменной частоты, выход сигнала записи кода фазы - к точке, объединяющей входы разрешения предварительной установки реверсивных счетчиков 2, 6 и 10, выход сигнала синхронизации и информационный выход- к входу сигнала синхронизации и информационному входу преобразователя 15 кодов,еыход

сигнала синхронизации которого соединен с входом синхронизации формирователя 16 управляющих кодовых сигналов, первый, второй и третий выходы сигналов управления фазой подключены к входам предварительной установки второго 6. третьего 10 и первого 2 реверсивных счетчиков соответственно, з первый, второй и третий выходы сигналов управления амплитудой - с управляющими входами первого 6, второго 9 и третьего 13 выходных аттенюаторов соответственно, выходы которых служат выходами цифрового формирователя трехфазных синусоидальных сигналов.

Устройство работает следующим образом,

D исходном состоянии клавишным устройством, входящим в состав формирователя 16 управляющих кодовых сигналов,

задаются частота выходных сигналов, амплитуда (или действующее значение) составляющей Ui прямой последовательности и коэффициенты несимметрии (или комплексы действующих значений обратной Ua и

нулевой Оо последовательностей) формируемой системы трехфазных синусоидальных сигналов, С первого выхода формирователя 16 управляющих кодовых сигналов код час- готы подается на управляющий вход генератора 1 переменной частоты, задавая его выходную частоту. Коды напряжения Ui и коэффициентов несиммегрии EZ , Јо вводятся с информационного выхода формирователя 16 управляющих кодовых сигналов в

преобразователь 15 кодов по его первому входу.

После этого преобразователь 15 кодов переводится в режим вычислений сигналом запуска, поступающим по его входу сигнала

синхронизации с выхода сигнала синхронизации формирователя 16 управляющих кодовых сигналов, Преобразователь 15 кодов по записанной в него программе осуществляет вычисление комплексов величин Од ,

Ов , Ос по формулам

, ., уа

UA -Ui (1 + Јo + ez)-UA

UB 1)1 (1 + ЙЈ0 + С Ј2 )-UeI ,

Uc - «Ui (1 + + аег )

При этом вход сигнала синхронизации преобразователя 15 кодов подключен к входу управления (SR-вход) формирователя 17 управляющих сигналов и к четвертому управляющему входу (вход Ci) коммутатора 21, Этог вход преобразователя 15 кодов является входом управления режимом работы формирователя 17 и организации прямого доступа к памяти.

Информационный вход преобразователя 15 кодов соединен с объединенными между собой третьим и четвертым информационными входами (входы h и з) коммутатора 21 и вторыми входами элементов ИЛИ 18 и 22.

Первый порт РО формирователя 17 управляющих сигналов подключен двунаправ- ленной шиной данных к первому информационному входу (вход И) коммутатора 21; информационный выход (порт PI) формирователя 17 соединен с информационным входом шестиканального регистра 24. Выход строба записи адреса (выход ALE) формирователя 17 управляющих сигналов подключен к первому входу первого элемента ИЛИ 18, выход которого соединен с входом записи/считывания параллельного регистра 19, к выходу которого подключен информационный вход блока 20 памяти, соединенного своим выходом с пятым информационным входом коммутатора 21. Выход строба считывания данных (выход RD) формирователя 17 управляющих сигналов подключен к первому управляющему входу (вход С4) коммутатора 21 и к входу синхронизации записи/считывания блока 20 памяти, информационный вход которого подсоединен к первому информационному выходу (выход YI) коммутатора 21, второй информационный выход (выход Ґ2) которого подключен к входу параллельного регистра 19. Выход строба записи данных (выход WR) формирователя 17 управляющих сигналов соединен с вторым управляющим входом (вход Сз) коммутатора 21 и первым входом второго элемента ИЛИ 22, выход которого соединен с входом записи/считывания блока 20 памяти. Выход строба считывания (зы- ход РМЕ) формирователя 17 управляющих сигналов соединен с третьим управляющим входом (вход С2) коммутатора 21 и входом сигнала управления считывания блока 23 постоянного запоминания, выход которого подключен к второму информационному входу (вход М) коммутатора 21. Входы сигналов группы входов младших разрядов блока 23 постоянного запоминания поразрядно соединены с соответствующими выходами параллельного регистра 19. Адресные выходы сигналов группы выходов младших разрядов формирователя 17 управляющих сигналов (порт Р2) подключены к соответствующим входам сигналов группы входов старших разрядов блока 23 постоянного запоминания, а адресные выходы сигналов группы выходов старших разрядов формирователя 17 управляющих сигналов - к соответствующим адресным входам шестиканального выходного регистра 24,

первый, второй, третий, четвертый, пятый и шестой выходы которого являются соответственно первым, вторым, третьим выходами сигналов управления фазой и первым, вто- 5 рым, третьим выходами сигналов управления амплитудой преобразователя 15 кодов. Один из выходов сигналов группы выходов младших разрядов формирователя 17 управляющих сигналов является выходом син0 хрониззции преобразователя 16 кодов.

Все функции обработки информации и управления в преобразователе 15 кодов выполняет формирователь 17 управляющих сигналов. Циркулирующая в преобразовате5 ле 15 кодов информация вводится и выводится из формирователя 17 управляющих сигналов через порт РО. При этом адрес сопровождается стробом записи адреса с выхода ALE, которым производится его за0 пись в параллельный регистр 19. Вывод данных с формирователя 17 управляющих сигналов осуществляется стробом ЗРПИСИ данных с выхода WR, этим же стробом в коммутаторе 21 организуется тракт переда5 чи информации 2. Чтение данных с блока 20 памяти по тракту Is-h тактируется стробом считывания данных с выхода RD, а с блока 23 постоянного запоминания по тракту Ц-ij - стробом считывания адреса с вы0 хода РМЕ, Управляющие коммутатором 21 сигналы С2 (РМЕ), СзО/VR) и C4(RD) являются взаимоисключающими, так как формирователь 17 управляющих сигналов выполнен на однокристальной микроЭВМ, у которой ре5 ализовано временное разделение управляющих сигналов, т.е. в любой момент времени связаны только два блока, которые однозначно определяются программой, защитой в блок 23 постоянного запоминания

0 и внутренний блок постоянного запоминания формирователя 17 управляющих сигналов,

Вычисления выполняются по стандартным подпрограммам для комплексных чи5 сел.

После завершения вычислений в преобразователе 15 кодов в его шестиканальном выходном регистре 24 записываются коды начальных фаз д , грв . и трс соотвв ствен0 но и действующих значений напряжений UA, UB и Uc соответственно, а также формируется сигнал Конец вычислений, который по его выходу синхронизации поступает на вход синхронизации формирователя 16 уп5 равляющих кодовых сигналов. По этому сигналу коды начальных фаз д , фв . и t/-t фазных напряжений UA(t), UsW и Uc(t) с первого, второго и третьего выходов сигналов управления фазой преобразователя 15

кодов подаются на входы предварительной установки реверсивных счетчиков 6, 10 и 2 соответственно, а их запись осуществляется сигналом, подаваемым с выхода сигнала записи кода фазы формирдвателя 16 управляющих кодовых сигналов на входы разрешения предварительной установки реверсивных счетчиков 2, 6 и 10. Коды действующих значений фазных напряжений UA, UB и Uc с первого, второго и третьего выходов сигналов управления амплитудой поступают на входы выходных аттенюаторов 5, 9 и 13 соответственно, устанавливая их коэффициенты передачи Кд.Кв и Кс и задавая тем самым требуемые действующие значения фазных напряжений UA, UB и

Uc.

В дальнейшем при поступлении тактовых импульсов с генератора 1 переменной частоты на тактовые или счетные входы реверсивных счетчиков 2, 6 и Ю.их выходными кодами последовательно изменяются адреса кодов мгновенных значений функций синуса: на выходе блока 3 постоянного запоминания- коды sln( + t/vO, на выходе блока 7 постоянного запоминания и коды slnfcwi + трв ). на выходе блока 11 постоянного запоминания - коды sln( ал + грс). Выходные коды блоков 3, 7 и 11 постоянного запоминания поступают на управляющие или кодовые входы ЦАП 4, 8 и 12 соответственно, на опорные входы которых подается высокостабильное постоянное напряжение с выхода источника 14 опорного напряжения. На выходах ЦАП 4, 0 и 12 формируются кусочно-ступенчатые напряжения, аппроксимирующие синусоидальные напряжения

Ui (ut-f 1/1), где А, В, С;

Um - амплитуда выходных напряжений ЦАП 4, 8 и 12.

Эти напряжения поступают через выходные аттенюаторы 5, 9 и 13 на выходы цифрового формирователя трехфазных синусоидальных сигналов, образуя фазные напряжения

Ui(t) - KiUi (t) - Um sln{ ax + $). где Um - амплитуда выходных фазных напряжений UA(t), UB(t), Uc(t).

Таким образом, трехфазная система синусоидальных напряжений UA(t), Ue(t), Uc(t) имеет требуемую несимметрию при постоянной амплитуде составляющей прямой последовательности, которая поддерживается стабильной при любых значениях коэффициентов нссимметрии, так как действующие значения (или амплитуды) фазных напряжений рассчитываются по заданному действующему значению Ui (или амплитуде) составляющей прямой последовательности и заданным значениям коэффициентов несимметрии,

Формула изобретения

1. Цифровой формирователь трехфазных синусоидальных сигналов, содержащий последовательно соединенные генератор переменой частоты, первый реверсивный

0 счетчик, первый блок постоянного запоминания, первый цифроаналоговый преобразователь и первый выходной аттенюатор, последовательно соединенные второй реверсивный счетчик, второй блок постояино5 го запоминания и второй цифроаналоговый преобразователь, последовательно соединенные третий реверсивный счетчик, третий блок постоянного запоминания и третий цифроаналоговый преобразователь, источ0 ник опорного напряжения, второй и третий выходные аттенюаторы, преобразователь кодов, формирователь управляющих кодовых сигналов, информационный выход которого подсоединен с информационному

5 входу преобразователя кодов, при этом тактовые входы второго и третьего реверсивных счетчиков подсоединены к выходу генератора переменной частоты, управляющий вход которого соединен с выходом сиг0 нала управления частотой формирователя, управляющих кодовых сигналов, выход сигнала записи кода фазы которого подсоединен к входам разрешения предварительной установки первого, второго и третьего ре5 версивных счетчиков, выход сигнала синхронизации преобразователя кодов подсоединен к входу синхронизации формирователя управчяющих кодовых сигналов, выход синхронизации которого

0 подключен к входу синхронизации преобразователя кодов, первый и второй выходы сигналов управления фазой которого соединены с входами предварительной установки соответственно второго и третьего ревер5 сивных счетчиков, при этом выход источника опорного напряжения соединен с опорными сходами первого, второго и третьего цифроаналогооых преобразователей, отличающийся тем, что, с целью

0 повышения стабильности амплитуды выходных сигналов, вход предварительной установки первого реверсивного счетчика соединен с т ретьим выходом сигнала управления фазой преобразователя кодов, пер5 вый выход сигнала управления амплитудой которого соединен с управляющим ьходом первого выходного аттенюатора, а выходы второго и третьего цифроаналоговых преобразователей соединены соответственно с входами второго и третьего выходных аттенюаторов, а преобразователь кодов снабжен вторым и третьим выходами сигналов управления амплитудой, которые соединены с управляющими входами соответственно второго и третьего выходных аттенюаторов.

2. Формирователь по п. 1, о т л и ч а ю- щ и и с я тем, что преобразователь кодов содержит последовательно соединенные формирователь управляющих сигналов, первый элемент ИЛИ, параллельный регистр, блок памяти и коммутатор, второй элемент ИЛИ, блок постоянного запоминания, шестиканальный выходной регистр, при этом двунаправленная шина данных формирователя управляющих сигналов соединена с двунаправленной шиной данных коммутатора, информационный выход формирователя управляющих сигналов соеди- нен с информационным входом шестиканального выходного регистра, выход строба записи адреса формирователя, управляющих сигналов соединен с первым управляющим входом коммутатора и вхо- дом синхронизации записи/считывания блока памяти, информационный вход которого подсоединен к первому информацион- ному выходу коммутатора, второй информационный выход которого соединен с входом параллельного регистра, а выход строба записи данных формирователя управляющих сигналов соединен с вторым управляющим входом коммутатора и первым входом второго элемента ИЛИ, выход кото- рого соединен с входом записи-считывания блока памяти, выход строба считываний адреса формирователя управляющих сигналов соединен с третьим управляющим входом коммутатора и входом сигнала управления считывания блока постоянного запоминания, выход которого соединен с вторым информационным входом коммутатора, входы сигналов группы входов младших разрядов блока постоянного запоминания поразрядно соединены с соответствующими выходами параллельного регистра, вход управления формирователя управляющих сигналов и четвертый управляющий вход коммутатора объединены и яв- ляются входом синхронизации преобразователя кодов, третий и четвертый информационные входы коммутатора и вторые входы элементов ИЛИ объединены и являются информационным входом преобразователя частоты, адресные выходы сигналов группы выходов младших разрядов формирователя управляющих сигналов подсоединены к соответствующим входам сигналов группы входов старших разрядов блока постоянного запоминания, а адресные выходы сигналов группы выходов старших разрядов формирователя управляющих сигналов соединены с соответствующими адресными входами шестиканального выходного регистра, первый, второй, третий, четвертый, пятый, шестой выходы которого являются соответственно первым, вторым, третьим выходами сигналов управления фазоЯ, первым вторым третьим выходами сигналов управления амплитудой преобразователя кодов, один из выходов сигналов группы выходов младших разрядов формирователя управляющих сигналов является выходок синхронизации преобразователя кодов.

СМНХРОИМ&АЦМИИНФОРМАЦИОННЫЙ

Изобретение относится к электротехнике и измерительной технике и может быть использовано при метрологическом обслуживании электротехнических устройств трехфазного напряжения и измерителей несимметрии. Устройство содержит генератор 1 переменной частоты, три реверсивных счетчика 2, 6,10, три блока 3,7,11 постоянного запоминания, три цифроаналоговых преобразователя 4, 8, 12, три выходных аттенюатора 5, 9, 13, источник 14 опорного напряжения, преобразователь 15 кодов, формирователь 16 управляющих кодовых сигналов 1-2-3-4-5,6-7-8-9,10-11-12-13. 1-6-10.14-4,14-8.14-12.15-2.15-6,15-10, 15-5,15-9,15-13,15-16,16-1,16-2,16-6,16-10, 16-15, 16-15. Повышение стабильности амплитуды выходных сигналов связано с тем, что в преобразователе 15 кодов вычисляются непосредственно амплитуды и фазы второго и третьего фазных напряжений (на выходах выходных аттенюаторов 9, 13) по заданным коэффициентам несимметрии с помощью определенных формул. 1 з.п. ф- лы, 2 ил. &№ СЛ С

1HJ-

о -ГО

ИНФОРМАЦИОННЫЕ ьыхоЗы выхоЗ СИНХРОНИЗАЦИИ

тмг Ј

-15