Анализатор спектра Советский патент 1992 года по МПК G01R23/16 

Ус

Ё

Использование: радиоизмерительная техника, для последовательного анализа электрических сигналов. Сущность изобретения : устройство содержит коммутатор 1, смеситель 2, блок 3 переменной задержки, сумматор 4 мощности, фильтр 5 промежуточной частоты, амплитудный детектор 6, синфазный делитель 7 мощности, делитель 8 мощности с переменным коэффициентом деления, преобразователи 9,11 и 15 код-напряжение и напряжение-код 10, перестраиваемый гетеродин 12, инвертор 13, функциональный преобразователь 14, блок 16 генерации и запоминания цифровых кодов, блок 17 индикатора. 1 ил.

VJ СО

J о

со ел

Изобретение относится к радиоизмерительной технике и может быть использовано при разработке анализаторов спектра последовательного действия.

Цель изобретения - увеличение динамического диапазона и расширение диапазона анализируемых частот.

На чертеже представлена структурная схема анализатора спектра.

Анализатор спектра содержит последовательно соединенные входной коммутатор 1, смеситель 2, блок 3 переменной задержки, сумматор 4 мощности, фильтр 5 промежуточной частоты, детектор 6 амплитудный, синфазный делитель 7 мощности, делитель 8 мощности с переменным коэффициентом деления, преобразователь 9 код-напряжение, преобразователь 10 напряжение - код, преобразователь 11 код-напряжение, перестраиваемый гетеродин 12, инвертор 13, функциональный преобразователь 14, второй преобразователь 15 код-напряжение, блок 16 генерации и запоминания цифровых кодов, блок 17 индикатора.

Анализатор спектра работает следующим образом.

Исследуемые колебания подаются через входной коммутатор 1 на один из входов смесителя 2, на другой вход смесителя 2 подаются колебания перестраиваемого гетеродина 12. С выхода блока 3 переменной задержки сигнал поступает на один из входов сумматора 4 мощности. Инвертированные по фазе инвертором 13 и ограниченные по амплитуде в функциональном преобразователе 14 колебания гетеродина 12 с второго плеча синфазного делителя 7 мощности через делитель 8 мощности подаются на другой вход сумматора 4 мощности. На выходе синфазного сумматора 4 мощности формируется колебание преобразованного сигнала и сигнала нулевого отклика с амплитудой, пропорциональной разности уровней колебаний на его входах и отклонению разности фаз этих колебаний от л . Отключив входной сигнал от входа смесителя 2 с помощью входного коммутатора 1 и установив частоту перестраиваемого гетеродина 12 путем подачи на него соответствующего кода с блока 16 генерации и запоминания цифровых кодов, равной промежуточной частоте (ПЧ), производится калибровка анализатора спектра. При этом сигнал нулевого отклика детектируется амплитудным детектором 6, преобразуется в цифровой код преобразователем 10 напряжение-код, измеряется в блоке 16 генерации и запоминания цифровых кодов и имеет максимальную величину.

В блоке 16 генерации и запоминания цифровых кодов генерируются и подаются на преобразователи 9 и 15 код-напряжение цифровые коды, соответствующие нулевому

уровню сигнала управления блоками 3 переменной задержки и делителя 8 мощности с переменным коэффициентом деления. Затем изменяется уровень постоянного напряжения балансировки смесителя 2 и

0 фиксируется код управления, при подаче которого на преобразователь 11 код-напряжение блоком 16 генерации и запоминания цифровых кодов измеряется минимальный уровень нулевого отклика. Этот код запоми5 нается блоком 16. Далее, зафиксировав этот код на преобразователе 11 код - напряжение с блока 16 подаются цифровые коды на преобразователь 9 код-напряжение и по минимальному значению сигнала нулевого от0 клика, измеряемому блоком 16, фиксируется и запоминается цифровой код управления, соответствующий такому уровню постоянного напряжения преобразователя 9 код-напряжение, при котором

5 устанавливается фаза (задержка) сигнала нулевого отклика, обеспечивающая условие противофазности для когеррентных сигналов на входах плеч сумматора 4 мощности. После определения и фиксации кода на пре0 образователе 9 код-напряжение блок 16 генерации и запоминания цифровых кодов генерирует последовательность цифровых кодов и подает их на преобразователь 15 код-напряжение, что приводит к изменению

5 коэффициента деления делителя 8 мощности с переменным коэффициентом деления и дальнейшему уменьшению уровня нулевого отклика, измеряемого блоком 16 генерации и запоминания цифрового кода.

0 Поскольку значение частоты преобразованного (полезного) сигнала на выходе смесителя 2 всегда отличается от частоты гетеродина 12, то одновременное выполне5 ние условий когерентности и равенства амплитуд в тракте сигнала неосуществимо. Таким образом, сигнал нулевого отклика на экране индикатора анализатора спектра будет значительно подавлен, а полезный сигнал

0 (полезные спектральные составляющие), подлежащий измерению, будет воспроизводиться без искажения и маскирования, вызываемого нулевым откликом и связанными с ним компонентами шумов и помех.

5 Формула изобретения

Анализатор спектра, содержащий последовательно соединенные входной коммутатор и смеситель, а также последовательно соединенные фильтр промежуточной частоты, амплитудный детектор, преобразователь напряжение-код и блок генерации и запоминания цифровых кодов, первый выход которого подключен к управляющему входу входного коммутатора, второй выход через преобразователь код-напряжение подключен к управляющему входу смесителя, третий выход подключен к входу гетеродина, при этом индикатор подключен к выходу амплитудного детектора, отличающий- с я тем, что, с целью увеличения динамического диапазона и расширения диапазона анализируемых частот, в него дополнительно введены два преобразователя код-напряжение, последовательно соединенные блок переменной задержки и синфазный сумматор мощности, а также последовательно соединенные синфазный делитель мощности, инвертор, функциональный преобразователь и делитель мощности с переменным коэффициентом деления, при этом синфазный делитель мощности включен между выходом гетеродина и вторым входом смесителя, выход которого подключен к

входу блока переменной задержки, четвертый выход блока генерации и запоминания цифровых кодов через второй преобразователь код-напряжение подключен к управляющему входу делителя мощности с

переменным коэффициентом деления, выход которого подключен к второму входу синфазного сумматора мощности, пятый выход блока генерации и запоминания цифровых кодов через третий преобразователь

код-напряжение подключен к управляющему входу блока переменной задержки, а выход сумматора мощности соединен с входом фильтра промежуточной частоты.