Устройство для блокировки информации в вычислительной системе при включении и выключении электропитания Советский патент 1992 года по МПК G06F11/22 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропроцессорных измерительных и управляющих системах.

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения возможности выполнения подпрограммы прерывания по сигналу аварии питания.

На фиг,1 представлена функциональная схема устройства/ на фиг.2 - временная диаграмма работы устройства для случая, когда время сохранения стабилизированного напряжения больше времени, затрачиваемого на выполнение подпрограммы прерывания по сбою электропитания , на фиг.З - то же, когда время сохранения стабилизированного напряжения меньше времени, затрачиваемого на выполнение подпрограммы прерывания по сбою электропитания.

Устройство содержит блок 1 пита- . ния, выход 2 которого соединен с блоком 3 контроля напряжения первичной сети, выход которого соединен с установочным входом 4 триггера 5 сигнала аварийного выключения, выход 6 которого является выходом аварии электропитания устройства. Выход 7 блока 1 питания соединен с первым входом компаратора 8, второй вход которого соединен с входом 9 эталонного напряжения устройства. Выход 10 компаратора 8 соединен с входом элемента НЕ (инвертора) 11, входом формирователя 12 импульсов начального запуска, с выходом 13 обращения к ОЗУ устройства, с вторыми входами третьего элемента И 14 и второго элемента И 1Ј,

«Ч

СО

ел

00

ся

со

а выход формирователя 12 соединен с выходом 16 начального запуска устройства,

Входы 17 и 18 программной установ ки устройства соединены с первыми входами элемента И 1 и элемента И 15, выход которого соединен с первым входом второго элемента ИЛИ 19, выход которого соединен с входами сброса первого триггера 20, второго триггера 21 и вторым входом первого элемента ИЛИ 22, Выход элемента И И соединен с входом формирователя 23 одиночного импульса, инверсный выход 24 которого соединен с первым входо четвертого элемента И 25, а прямой выход 26 - с входом установки триггера 21, инверсный выход 27 которого соединен с вторым входом первого элемента И 28, а прямой выход 29 - с вторым входом четвертого элемента И 25, выход которого соединен с вторым сигнальным выходом 30 (Информация запомнена) устройства. Выход 31 инвертора 11 соединен с первым входом первого элемента И 28, выход 32 которого соединен с входом установки первого триггера 20, выход которого соединен с первым сигнальным выходом 3-3 (Информация не запомнена) устройства и первым входом элемента ИЛИ 22,

Блок 1 предназначен для преобразования напряжений сети переменного тока в стабилизированные напряжения питания постоянного тока (например, 12 В), которые необходимы для элементов вычислительной

5 8,

питания- системы,

Блок 3 представляет собой ампли тудный детектор, вход которого подключен к выходу вторичной обмотки понижающего трансформатора блока 1. При включении блока i на вход детектора поступают импульсы напряжения переменного тока (амплитудой 10 - 20 В), и на выходе детектора формируется потенциал логической единицы, который сохраняется в течение всей работы блока 1. При отключении блока 1 потенциал логической единицы на выходе блока 3 резко сменяется потенциалом логического Нуля. Таким образом блок 3 служит для выработки потенциала логической единицы, начиная с начала работы блока 1 питания, и потенциала логического нуля по окончании его работы.

|

7358 4

Триггер 5 предназначен для формирования сигнала аварии электролита- t

10

15

20

25

ния на выходе б устройства. Триггер 5 устанавливается по срезу импульса t (перепад с потенциала логической единицы на потенциал логического нуля), причем прямой выход триггера 5 является выходом 6, При появлении среза импульса на выходе блока 3 контроля напряжения происходит установка гера 5 и на его выходе появляется потенциал логической единицы.

Компаратор 8 предназначен для сравнения напряжения стабилизированного питания с выхода 7 блока 1 и эталонного напряжения, подаваемого на вход 9 устройства. Если эталонное напряжение .меньше или равно напряжению стабилизированного питания, то на выходе 10 вырабатывается потенциал логической единицы, а если больше - потенциал логического нуля.

Устройство работает следующим образом,

Перед началом работы производится начальная установка устройства, т„е. производится установка в исходное состояние триггера 5, триггера 21, триггера 20 путем подачи импульса ус- тановки (потенциал логической единицы) на второй вход элемента ИЛИ 19. В результате на выходах 6, 30 и 33 устройства присутствует потенциал логического нуля.

При отключении сетевого электропитания на выходе 7 блока 1 отсутствует напряжение постоянного тока (например, +5 В). На выходе 10

40 компаратора 8 формируется потенциал логического нуля, который поступает на выход 13 устройства и запрещает обращение к ОЗУ, Этот же потенциал поступает на входы элементов И И и 15 и запрещает прохождение сигналов с входов 17 и 18 устройства. До включения блока 1 на его выходе 2 отсутствует напряжение, поэтому на выходе блока 3 потенциал логического нуля.

В начальный момент после включения блока 1 до достижения номинального уровня напряжения на его выходе 7 на выходе компаратора 8 присутствует потенциал логического нуля.

,е Этот потенциал запрещает обращение к ОЗУ и прохождение сигналов с входов 17 и 18 программной установки устройства с целью защиты от проник- , новения помех, вызванных переходными;

45

50

5

процессами в вычислительной системе в момент включения питания. Таким образом ОЗУ до и в начальный момент после включения блока 1 находится в режиме хранения информации.

Через некоторое время после включения блока 1 на его выходе 7 устанавливается напряжение постоянного тока, равное номинальному. При этом на выходе 10 компаратора 8 появляется потенциал логической единицы, который запускает формирователь 12 по фронту сигнала (перепад с потенциала логического нуля на потенциал логической единицы) . В результате формируется импульс начального запуска на выходе 16 устройства. Импульсом начального запуска устанавливаются в начальное состояние соответствующие элементы вычислительной системы (например, микропроцессор, интерфейсные БИС и т.д.)« В результате вычислительная система считается включенной и готовой к выполнению рабочей программы,

/ В моменты отключения напряжения сети или аварии электропитания на выходе 2 блока 1 питания пропадает напряжение переменного тока и блок 3 вырабатывает потенциал логического нуля. По срезу импульса перепада напряжения с единичного уровня в нулевой на выходе триггера 5 появляется потенциал логической единицы (фиг.2), Потенциал единичного уровня на выходе 6 аварии электропитания устройства вызывает прекращение выполнения основной программы и вычислительная система переходит на выполнение подпрограммы прерывания по сбою сетевого электропитания. Этой подпрограммой осуществляется запоминание в энергонезависимой памяти состояния внутренних регистров микропроцессора, а также необходимых данных промежуточных вычислений. Подпрограмма пре- рывания по сбою сетевого электропитания заканчивается командой программного останова микропроцессора. Например, для микропроцессора КР 580 ВМ80, микроЭВМ СМ 1800, Искра 226, К1-10, К1-30 и т.д. такой командой останова является команда HLT, Вывести микропроцессор из состояния останова можно либо с помощью сигнала начального запуска, либо по сигналам внешних запросов прерывания.

35853

10

15

20

25

30

35

50

55

6

Подпрограммой прерывания на ТГход© 18 формируется сигнал логической единицы, который поступает через элементы И 15, ИЛИ 19, ИЛИ 22 на вход сброса триггера 5, в результате на выходе 6 присутствует потенциал логического нуля.

Второй сигнал логической единицы, программно сформированный подпрограммой, поступает на вход 17 через промежуток времени t2 и, пройдя через элемент И И, на вход формирователя 23 (одновибратора). На прямом выходе 2б формирователя 23 появляется потенциал логической единицы, который устанавливает триггер 21 в единичное состояние. На прямом выходе 2 триггера 21 потенциал логической единицы, поступающий через элемент И 25 на выход 30 устройства, означает, что информация, необходимая дяя восстановления прерванного процесса вычисления, запомнена. На инверсном выходе 27 триггера 21 появляется потенциал логического нуля, который запрещает прохождение сигнала с выхода инвертора 11 через элемент И 28,

Одновременно с импульсом, формируемым на прямом выходе 26, на инверсном выходе 2k формирователя 23 появляется импульс длительности t3. Этот импульс поступает на вход элемента И 25, тем самым запрещая прохождение сигнала через элемент И 25 на выход 30 (Информация запомнена) устройства. Длительность L3 запое- щающего импульса с инверсного выхода формирователя 2 i выбирается такой, чтобы разрешение прохождения сигнала с прямого выхода триггера 21 на элемент И 25 поступило только после- пропадания стабилизированного напряжения питания на выходе 7 блока 1, Это исключает возможность ошибочного прерывания программы по сигналу Информация запомнена до полного пропадания стабилизированного напряжения питания.

Если в течение времени t стабили зироианное напряжение не пропало, например, в случае кратковременного исчезновения сетевого электропитания, когда время отсутствия напряжения сети меньше времени t сохранения стабилизированного напряжения, то через время t5 на вход элемента И 25 поступит сигнал разрешения (потенциал логической единицы), который пропустит сигнал Информация запомнена на выход 30 устройства.

Таким образом произойдет выход вычислительной системы из состояния останова по сигналу прерывания на выходе 30 устройства, В результате будет выполнена подпрограмма восстановления вычислительного процесса, после выполнения которой вычисления продолжаются с прерванного места.

В том случае, еслн недостаточно времени, в течение которого сохраняется номинальное значение стабилизированного питания, импульс с входа 17 устройства не поступит (фиг. 3). На выходе 10 компаратора 8 появится потенциал логического нуля. Этот потенциал инвертируется инвертором 11, с выхода 31 которого через элемент И 28 поступит на вход установки триггера 20. В результате по положительному фронту производится установка триггера 20, потенциал единичного уровня, с прямого выхода которого поступает через элемент ИЛИ 22 на вход сброса триггера 5 и на выход 33 устройства, что означает Информация не запомнена.

Пря включении блока 1 питания производится начальный запуск вычислительной машины в последовательности, описанной выше. После начального запуска, если на выходе 30 потенциал логической единицы (Информация запомнена) , производится переход на соответствующую подпрограмму восстановления того состояния, которое было в момент выключения электропитания. После восстановления состояния осуществляется дальнейшее выполнение

рабочей программы.

В том случае если на выходе 33 потенциал логической единицы (Информация не запомнена), производится переход на соответствующую подпрограмму, с помощью которой осуществляется перезапуск рабочей программы сначала и информирование обслуживающего персонала об этом, например, путем выдачи сообщения на индикатор, печатающее устройство, дисплей и т.д.

Формула изобретения

Устройство для блокировки информации в вычислительной системе при

8

0

5

5

включении и выключении электропитания, содержащее блок контроля напряжения первичной сети, входом соединенный с контрольным выходом- блока питания, компаратор, первым входом соединенный с выходом основного канала блока питания, а вторым входом - с входом эталонного напря - жения устройства, четыре элемента И, два триггера, формирователь импульсов начального запуска, элемент НЕ, выходом подключенный к первому входу первого элемента И, выход которого соединен с установочным входом первого триггера, выход которого является первым сигнальным выходом устройства, и формирователь одиночного импульса, прямой выход которого соединен с установочным входом второго триггера, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности выполнения подпрограммы прерывания по сигналу аварии питания, в устройство введены триггер сигнала аварийного выключения и два элемента ИЛИ, причем установочный вход и выход триггера сигнала аварийного выключения соединены соответственно с выходом блока контроля напряжения

первичной сети и выходом аварии электропитания устройства, а вход сброса - с выходом первого элемента ИЛИ, первым входом подключенного к выходу первого триггера, а вторым входом - к входам сброса первого и второго триггеров и выходу второго элемента я ИЛИ, первый вход которого соединен

W

с выходом второго элемента И, а второй вход является входом начальной установки устройства, первые входы третьего и второго элементов И явля- 5 ются соответственно первым и вторым входами установки устройства, а вторые входы соединены с входом элемента НЕ, выходом компаратора и выходом сигнала обращения к ОЗУ устройства, выход третьего элемента И соединен с входом формирователя одиночногоСим- пульса, инверсный выход которого соединен с первым -входом четвертого элемента И, выход которого является вторым сигнальным выходом устройства, а второй вход соединен с прямым выходом второго триггера, инверсным выходом подключенного к второму входу

0

5

9173585310

первого элемента И, выход компарато- чального запуска соединен с выходом ра через формирователь импульсов на- начального запуска устройства.

Изобретение относится к автома- . тике и вычислительной технике и может быть использовано в микропроцессорных измерительных и управляющих системах. Цель изобретения - расширение функциональных возможностей устройства. Цель достигается тем, что в устройство, содержащее блок контроля напряжения первичной сети, триггер сигнала аварийного включения, два триггера, четыре элемента И, формирователь импульсов начального запуска, элемент НЕ, компаратор и формирователь парафазных импульсов, введе ны два элемента ИЛИ, 3 ил.

Фаг 2

Фи.г.3