Устройство измерения отклонения сопротивления от заданного значения Советский патент 1992 года по МПК G01R27/02 

VI GJ М

со

О О

Изобретение относится к измерительной технике и может быть использовано для цифрового измерения и допускового контроля отклонения сопротивления резисторов, например при точной подгонке номинального значения сопротивления прецизионных тонкопленочных резисторов, их наборов, резистивных микросборок и микросхем.

Известно устройство измерения откло- нения сопротивления от заданного значения, содержащее источник постоянного тока, два ключа, измеряемый и образцовый резисторы, интегратор, компаратор, три аналоговых инвертора, генератор пилооб- разного напряжения, блок цифровой обработки 1.

Недостатки данного технического решения заключаются в невозможности организации старт-стопного режима измерения, а также низкой точности и низкой помехозащищенности устройства.

Известно также устройство измерения отклонения сопротивления от заданного значения, содержащее источник постоянно- го тока, к выводам которого подключены последовательно соединенные измеряемый и образцовый резисторы, общая точка которых соединена с общей шиной, первый и второй ключи, выходы которых объедине- ны и подключены к входу интегратора, а управляющие входы - соответственно к первому и второму входам блока цифровой обработки, первый вход которого соединен с выходом компаратора, второй вход явля- ется входом Пуск, а третий вход - входом Сеть, а третий выход соединен с управляющим входом интегратора, выход которого подключен к одному из входов компаратора, другой вход которого соединен с общей шиной, вход первого ключа подключен к точке соединения источника постоянного тока и образцового резистора, а вход второго ключа - к точке соединения источника постоянного тока и измеряемого резистора.

Устройство работает на основе принципа двухтактного интегрирования и позволяет организовать старт-стопный режим измерения.

По сигналу начала измерения на входе Пуск блок цифровой обработки формирует первый такт преобразования, длительность которого равна периоду напряжения промышленной частоты, поступающему на вход Сеть. В течение первого такта преоб- разования интегратор интегрирует напряжение на измеряемом резисторе, а в течение второго такта преобразования, длительность которого пропорциональна отклонению сопротивления от заданного

значения, - напряжение на образцовом резисторе. Результат измерения не зависит от синусоидальной помехи, наводимой на измеряемом резисторе промышленной сетью. Недостатками данного устройства являются низкая точность измерения и низкая помехозащищенность, поскольку длительность второго такта преобразования не равна периоду помехи, а результат измерения зависит от помехи, наводимой на образцовом резисторе промышленной сетью.

Цель изобретения - увеличение точности измерения и повышение помехозащищенности.

Поставленная цель достигается тем, что в устройство измерения отклонения сопротивления от заданного значения, содержащее источник постоянного тока, образцовый и измеряемый резисторы, первый и второй ключи, интегратор, компаратор и блок цифровой обработки, первый вход которого соединен с выходом компаратора, первый вход которого соединен с выходом компаратора, первый вход которого соединен с общей шиной, второй вход компаратора соединен с выходом интегратора, управляющий вход которого соединен с третьим выходом блока цифровой обработки, второй выход которого соединен с управляющим входом первого ключа, выход которого соединен с информационным входом интегратора и выходом второго ключа, управляющий вход которого соединен с первым выходом блока цифровой обработки, второй и третий входы которого являются соответственно входами Пуск и Сеть устройства, вход второго ключа соединен с вторым выводом источника постоянного тока и первым выводом образцового резистора, второй вывод которого соединен с общей шиной и вторым выводом измеряемого резистора, первый вывод которого соединен с первым выводом источника постоянного тока, введены третий и четвертый ключи, источник постоянного напряжения, аналоговый инвертор и преобразователь код - напряжение, вход опорного напряжения которого соединен с выходом источника постоянного напряжения и входом третьего ключа, выход которого объединен с выходом четвертого ключа и соединен с входом интегратора, управляющие входы третьего и четвертого ключей соединены соответственно с пятым и шестым выходами блока цифровой обработки, группа выходов которого соединена с кодовыми входами преобразователя код - напряжение, выход которого соединен с входом четвертого ключа, первый вывод источника постоянного тока соединен с входом аналогового инвертора, выход которого соединен с входом первого ключа.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - возможный вариант реализации блока цифровой обработки; на фиг. 3 - временные диаграммы, поясняющие работу устройства.

Устройство содержит (фиг. 1) источник 1 постоянного тока, образцовый резистор 2, измеряемый резистор 3, первый ключ 4, второй ключ 5, интегратор 6, компаратор 7, блок 8 цифровой обработки, общую шину 9, вход Пуск 10, вход Сеть 11, третий ключ 12, четвертый ключ 13, источник 14 постоянного напряжения, аналоговый инвертор 15 и преобразователь код-напряжение (ПКН) 16.

Блок 8 цифровой обработки (фиг. 2) содержит счетчик 17, счетчик-дешифратор 18, реверсивный счетчик 19, Т-триггеры 20-22, D-триггер 23, логические элементы ЗИ 24- 26, логический элемент 2И 27, логический элемент 2И-НЕ 28,логический элемент 2ИЛИ 29, логический элемент НЕ 30, триггер Шмитта 31, одновибратор 32 и генератор 33 импульсов.

На фиг. 3 позициями обозначены: 34 - сигнал помехи на входе Сеть 11; 35 - сигнал на выходе триггера Шмитта 31; 36 - сигнал на входе Пуск 10; 37 - сигнал на прямом выходе первого Т-триггера 20; 38 - сигнал на выходе D-триггера 23; 39 - сигнал на выходе логического элемента ЗИ 26; 40- 43 - сигналы на выходах 1-4 счетчика-дешифратора 18 соответственно; 44 - сигнал на выходе интегратора 6; 45 - сигнал на выходе компаратора 7; 46 - сигнал на С-вхо- де счетчика 17; 47 - сигнал на выходе одно- вибратора 32; 48 - сигнал на выходе второго Т-триггера 21; 49-сигнал на выходе логического элемента 2И-НЕ 28; 50 - сигнал на С-входе реверсивного счетчика 19.

Устройство работает следующим образом.

В исходном состоянии Т-триггеры 20- 22 находятся в состоянии 1, 6-триггер 23 - в состоянии О. При этом на третьем выходе блока 8 цифровой обработки присутствует 1, а интегратор 6 установлен в режим сброса.

В момент ti (фиг. 3) на вход Пуск 10 поступает короткий положительный импульс, по которому обнуляются Т-триггеры 20 и 22 и счетчики 17-19. По переднему фронту первого импульса с выхода триггера Шмитта 31 замыкается второй ключ 5 и на вход интегратора 6 поступает напряжение Ua(t) на образцовом резисторе 2

U2(t)IRo + Um1 Sin l.(1)

где I - ток источника 1 постоянного тока;

Ro - сопротивление образцового резистора 2;

Umi - амплитуда сетевой помехи, наве- денной на образцовом резисторе 2;

Т - период помехи;

t- время.

Одновременно Т-триггер 21 устанавливается в О, что переводит интегратор 6 из режима сброса в режим интегрирования напряжения U2(t). К концу интервала t3 -12 Т выходное напряжение Ue(t) интегратора 6 достигает значения

U6(t)y/ IRodt-f

о

Ц/ Umi , (2)

о Т

где т- постоянная времени интегратора 6.

В момент 1з второй ключ 5 размыкается, а третий ключ 12 замыкается и начинается интегрирование интегратором 6 напряжения U14 источника 14 постоянного напряжения. Этот процесс продолжается до

момента t4, когда напряжение достигает нуля, что описывается равенством

U6(t4),(3)

где ТХ1 t4 - t3 - интервал времени, в тече- ние которого на вход счетчика 17 поступают счетные импульсы с генератора 33 импульсов.

В счетчике 17 фиксируется код

Nxi Txi f

Re

T-f,

(4)

-х,-,х,.--щгде f - частота импульсов генератора 33 импульсов.

В момент t4 второй Т-триггер 21 устанавливается в 1 и переводит интегратор 6 в режим сброса.

Выходной код счетчика 17, поступая на ПКН 16, формирует на его выходе напряжение Die.

U16 Re

Т f/N ,

wio - w0 N

где N - разрядность ПКН 16.

С началом очередного периода сигнала на входе Сеть 11 (момент ts) второй Т-триггер 21 переводится в О, устанавливая ин- тегратор 6 в режим интегрирования. На вход интегратора 6 через первый ключ 4 подается напряжение Us(t) на измеряемом резисторе 3

U3(t)IRx + Um2Sin ,

где Um2 - амплитуда сетевой помехи, наведенной на измеряемом резисторе 3.

В момент те заканчивается текущий период сигнала на входе Сеть 11, а напряжение Ue(t) на выходе интегратора 6 достигает значения

l3J

Ue (te) - Y /1 Rx d t +

2Т

T.

В моментte первый ключ 4 размыкается, а четвертый ключ 13 замыкается и интегратор 6 начинает интегрировать напряжение Die с ПКН 16. Этот процесс продолжается до момента т., когда напряжение Ue(t) достигает нуля, что описывается равенством

U6(t7)lRxT- Tx2 o,

где Тх t - te - интервал времени, в течение которого на реверсивный счетчик 19, работающий в режиме вычитания, поступают счетные импульсы.

Разрядность реверсивного счетчика 19 выбирается равной разрядности ПКН 16.

При Ro RX в реверсивном счетчике 19 фиксируется код

Nx N-Tx2f

Ro - RX

Re

N.

При Ro Ro Tx Т и в некоторый момент времени реверсивный счетчик 19 обнуляется. Возникающий сигнал переноса переводит третий Т-триггер 22 в 1, а счетчик 19-в режим сложения, и счет импульсов продолжается. К концу интервала ТХ2 в счетчике 19 фиксируется код

N

RX RO Ro

N .

Таким образом, код Nx, зафиксированный в реверсивном счетчике 19. соответствует процентному отклонению сопротивления измеряемого резистора 3 от номинального значения, задаваемого сопротивлением Ro образцового резистора 2.

Знак отклонения формируется третьим Т-триггером 22; при Rx Ro после окончания цикла измерения он остается в при Rx RO-B 1.

Результат измерения не подвержен влиянию сетевых помех, наводимых на измеряемом и образцовом резисторах.

Формула изобретения Устройство измерения отклонения сопротивления от заданного значения, содержащее источник постоянного тока, образцовый и измеряемый резисторы, первый и второй ключи, интегратор, компаратор и блок цифровой обработки, первый вход которого соединен с выходом компаратора, первый вход которого соединен с общей шиной, второй вход компаратора соединен с выходом интегратора, управляющий вход которого соединен с третьим выходом блока цифровой обработки, второй выход которого соединен с управляющим входом первого ключа, выход

которого соединен с информационным входом интегратора и выходом второго ключа, управляющий вход которого соединен с первым выходом блока цифровой обработки, второй и третий входы которого являются соответственно входами Пуск и Сеть устройства, информационный выход блока цифровой обработки является выходом устройства, вход второго ключа соединен с вторым выводом источника постоянного тока и

первым выводом образцового резистора, второй вывод которого соединен с общей шиной и вторым выводом измеряемого резистора, первый вывод которого соединен с первым выводом источника постоянного тока, отличающееся тем, что, с целью увеличения точности измерений и повышения помехозащищенности, в него введены третий и четвертый ключи, источник постоянного напряжения, аналоговый инвертор и

преобразователь код - напряжение, вход опорного напряжения которого соединен с выходом источника постоянного напряжения и входом третьего ключа, выход которого объединен с выходом четвертого ключа и

соединен с входом интегратора, управляющие входы третьего и четвертого ключей соединены соответственно с пятым и шестым выходами блока цифровой обработки, группа выходов которого соединена с кодовыми входами преобразователя код - напряжение, выход которого соединен с входом четвертого ключа, первый вывод источника постоянного тока соединен с входом аналогового инвертора, выход которого

соединен с входом первого ключа.

#

Изобретение относится к измерительной технике и может быть использовано для цифрового измерения и допускового контроля отклонения сопротивления резисторов, например при точной подгонке номинального значения сопротивления прецизионных пленочных резисторов, их наборов, резистивных микросборок и микросхем. Целью изобретения является увеличение точности измерений и повышение помехозащищенности. Устройство измерения отклонения сопротивления от заданного значения содержит источник 1 постоянного тока, измерительный 2 и образцовый 3 резисторы, второй 5 и первый 4 ключи, интегратор 6, блок 8 цифровой обработки и компаратор 7. Введение в устройство третьего 12 и четвертого 13 ключей, источника 14 постоянного напряжения, аналогового инвертора 15 и преобразователя 16 код - напряжение позволило исключить сетевые помехи, наводимые как на измеряемом, так и на образцовом резисторах. 3 ил.

v

м

33

3S 3 36 3 40 У 3

fc 4 # W W 50