Устройство для воспроизведения цифровых сигналов с магнитного носителя Советский патент 1992 года по МПК G11B20/00 

Изобретение относится к приборостроению, в частности к магнитной записи данных на движущиеся магнитные носители, например на магнитные ленты, диски, барабаны, и предназначено для воспроизведения электрических сигналов, представленных в цифровой форме.

Известно устройство для воспроизведения цифровых сигналов с магнитного носителя, которое содержит генератор с а вто подстрой кой частоты, триггер, три регистра и арифметико-логическое устройство, выход которого соединен с выходной информационной шиной 1.

Принцип действия этого устройства основан на определении длительностей временных интервалов между нуль-пересечениями воспроизведенного сигнала, которые лежат в диапазоне 1,5-4 такта, с помощью синхросигналов, вырабатываемых генератором с автоподстройкой частоты.

Недостатком устройства является его сложность, обусловленная наличием трех регистров и триггеров. Сложность логических устройств хорошо характеризуется суммарной разрядностью регистров и триггеров, которая в данном случае равна 30.

Известно также устройство для воспроизведения цифровых сигналов с магнитного носителя, содержащее генератор с автоподстройкой частоты, схему введения в синхронизм, элемент И, триггер, пятиразрядный

VI

00

VI ся

О 00

регистр и постоянное запоминающее устройство с числом ячеек памяти не менее 32, выход которого подключен к выходной информационной шине 2,

Недостатком устройства является его относительная дороговизна и большой потребляемый ток, связанные с наличием постоянного запоминающего устройства и необходимостью его программирования.

От этого недостатка свободно устройство для воспроизведения цифровых сигналов с магнитного носителя, описанное в 3, которое выбрано в качестве прототипа.

Устройство содержит информационную и синхронизирующую шины, формирователь импульсов, входной регистр, арифметико-логическое устройство, выходной регистр, триггер и делитель частоты с переменным коэффициентом давления, при этом информационная и синхронизирующая шины объединены формирователем импульсов, выход которого подсоединен к информационному входу входного регистра. Синхронизирующая шина подсоединена к синхронизирующим входам входного регистра и триггера. Выходы первого, третьего и четвертого разрядов входного регистра объединены арифметико-логическим устройством, выходы которого подключены к информационным входам выходного регистра. Выход делителя частоты подключен к управляющему входу выходного регистра, а его единичный установочный вход - к выходу первого разряда входного регистра. Выход третьего разряда выходного регистра является выходом устройства.

Принцип действия прототипа основан на разбиении поступающего цифрового потока на слова переменной длины в 4 или 6 символов и преобразовании их в слова, содержащие 2 или 3 бита, а затем в БВН-фор- му (Без возвращения к нулю).

Недостатком прототипа является высокая погрешность результата воспроизведения ввиду принципиальной возможности установления двух различных фаз сигнала, осуществляющего сдвиг информации в выходном регистре. При правильной фазе этого сигнала прототип работоспособен, при неправильной фазе на выходе устройства появляется сбойная информация.

Целью изобретения является уменьшение погрешности воспроизведения за счет автоматической коррекции фазы выходного тактового синхросигнала.

Цель достигается тем, что в устройство для воспроизведения цифровых сигналов с магнитного носителя, содержащее входные информационную и синхронизирующие шины, подключенные через формирователь сигналов кодовых слов к информационному входу сдвигового регистра, синхровход которого соединен с синхронизирующей шиной, а выходы первого, третьего и четвертого разрядов через логический блок - с первым, вторым и третьим информационными входами соответственно выходного сдвигового регистра, выход

0 которого подключен к выходной информационной шине, делитель частоты с перемен- ным коэффициентом деления, выход которого соединен с управляющим входом выходного сдвигового регистра, введены

5 последовательно соединенные элемент И, элемент ИЛИ и триггер, инверсный вход которого подключен к синхровходу выходного сдвигового регистра и другому входу элемента ИЛИ, прямой выход триггера соеди0 нен с синхровходом делителя частоты с переменным коэффициентом деления, установочный вход которого подключен к выходу первого разряда входного сдвигового регистра, выход восьмого разряда которого

5 соединен с одним входом элемента И, другой вход которого подключен к информаци- онному входу входного сдвигового регистра, а синхровход триггера соединен с синхронизирующей шиной.

0 Существенными признаками изобретения, отличающими его от прототипа и обуславливающими соответствие критериям новизны, являются элемент И, элемент ИЛИ и триггер, а также выполнение входного

5 сдвигового регистра восьмиразрядным. Введенные элементы позволяют обеспечить постоянную коррекцию фазы сигнала, осуществляющего продвижение данных в выходном регистре. Это невозможно выпол0 нить в устройстве-прототипе, так как сигнал коррекции вырабатывается при появлении комбинации, соответствующей временному интервалу между нуль-пересечениями длительностью четыре такта, что, в свою оче5 редь, требует задержки сигнала на восемь полутактов.

Таким образом, предлагаемое устройство обладает новизной и существенными отличиями.

0 На фиг.1 показана структурная схема устройства; на фиг.2 - временные диаграммы его работы.

Устройство для воспроизведения цифровых сигналов с магнитного носителя со5 держит информационную 1 и синхронизирующую 2 шины, которые объединены формирователем 3 импульсов. К выходу формирователя 3 подсоединен информационным входом входной сдвиговый регистр 4. Выходы первого, третьего и четвертого разрядов регистра 4 объединены логическим блоком 5. К выходу восьмого разряда регистра 4 подключен одним входом двухвходовый элемент И 6, другой вход которого подсоединен к выходу фор- мирователя 3. К выходу элемента И 6 подключены последовательно соединенные одним входом двухвходовый элемент ИЛИ 7, информационным входом триггер 8 и счетным входом делитель 9 частоты с пе- ременным коэффициентом деления. Выходы логического блока 5 объединены информационными входами выходного сдвигового регистра 10. Синхронизирующие входы регистра 4 и триггера 8 подсое- динены к шине 2. Другой вход элемента ИЛИ 7 и инверсный выход триггера 8 подсоединены к синхронизирующему входу регистра 10. Единичный установочный вход делителя 9 частоты подсоединен к выходу первого разряда регистра 4, а выход делителя 9 частоты подключен к управляющему входу регистра 10. Выход третьего разряда регистра 10 является выходом устройства.

Преобразованный в цифровую форму сигнал Ui, снимаемый с канала магнитной записи-воспроизведения (шина 1), поступает на один из входов формирователя 3 импульсов (фиг.2). На другой вход формирователя 3 подается прямоугольный синхро- сигнал U2 удвоенной тактовой частоты, вырабатываемый синхроблоком, например, на основе ФАПЧ (не показан). Формирователь 3 вырабатывает положительные импульсы Da длительностью в один период удвоенной тактовой частоты, которые соот- ветствуютфронтам сигнала UL Формирователь 3 может быть выполнен, например, в виде триггера, вход и выход которого объединены элементом ИСКЛЮЧАЮЩЕЕ ИЛИ. Импульсы Us поступают на информационный вход восьмиразрядного сдвигового регистра 4, на синхронизирующий вход которого подается синхросигнал U2. Сдвиговый регистр 4 вырабатывает параллель- ные кодовые данные Ui-Us, которые поступают на логический блок 5, действующий по правилам:

U51 lV-lV;

Us 2 IM 2 IM 1 U4 4 ;

U5 3 U4 1 ,

где / означает операцию конъюнкции; / - дизъюнкции, черта над символом показывает инверсию.

Логический блок 5 может быть выполнен, например, на элементах И-НЕ.

Сигналы иЛ - ui параллельно поступают на информационные входы параллельно-последовательного трехразрядного сдвигового регистра 10. Загрузка регистра 10 и сдвиг данных в нем осуществляются в соответствии с сигналами управления и синхронизации, вырабатываемыми триггером 8 и делителем 9 частоты с переменным коэффициентом деления. Триггер 8 делит частоту сигнала U2 на два, формируя выходной тактовый синхросигнал Us, которым осуществляется сдвиг данных в регистре 10. Делитель 9 делит частоту синхросигнала Us на два или на три, в зависимости от того,

какое значение имеет сигнал Щ, снимаемый с младшего разряда регистра 4 и подаваемый на единичный установочный вход делителя 9. Делитель 9 может быть выполнен, например, на двух IK-триггерах. Когда

сигнал и имеет значение 1, делитель 9 выполняет деление на три, а когда сигнал

U4 имеет значение 0, делитель 9 выполняет

деление на два. Таким образом, сигнал ul является маркером длины воспроизведенных слов (двухбитовых или трехбитовых). В том случае, когда кодовые символы преобразуются в двухбитовые выходные слова, только два старших значения перекодированных слов ui и U§ загружаются в регистр 10. Когда кодовые символы преобразуются в трехбитовые выходные слова, в регистр 10 загружаются значения

слов Us - Us. Выходной информационный сигнал в БВН-форме снимается с выхода старшего разряда регистра 10.

На выходе триггера 8 возможно установление двух фаз сигнала Us, для одной из которых устройство вырабатывает неверные выходные данные. Для устранения этого явления выполняются автоматическая коррекция фазы сигнала Us признаками наличия в воспроизводимом сигнале временных интервалов длительностью четыре такта. Импульсы, указывающие наличие в воспроизводимом сигнале временных интервалов длительностью четыре такта, вырабатываются следующим образом. Сигнал

U старшего разряда регистра 4 перемножается с сигналом Us на элементе И 6. Нэ выходе элемента И 6 вырабатывается импульс Ue, передний фронт которого совпадает с задним фронтом интервала длительностью четыре такта. Импульсы UG суммируются с сигналом, снимаемым с инверсного выхода триггера 8 на элементе

ИЛИ 7. Суммарный сигнал пост у. пег ль ,., формационный вход триггера 8 В результате на выходе триггера 8 формируе Ся csii ;-с.л Us с правильно установленной фазой (tv стрелку на временных диаграммах).

Предлагаемое уотрешлао о5л;.л„: меньшей погрешностью результата асепроизведения по сравнению с протот-« вследствие наличия автоматическом гор- рекции фазы выходного тактовою c f-vc- сигнала, осуществляющего окоп-татejs..-о ; формирование выходного инфоомашлпью- го сигнала.

Формула изобретения Устройство для воспроизведен jv/ роаых сигналов с магнитного носителя, - держащее входные информационна;

СИНХРОНИЗИРУЮЩУЮ ШИНЫ, ПОДКЛЮЮ l.l.-i

через формирователь сигналов KOAOSHV слов к информационному входу вход, и сдвигового регистра, синхровход которое

соединен с синхронизирующей ; выходы первого, третьего и чет Бегло-о р-;., рядов через логический блок - nups вторым и третьим информации шыг и ьхь

дл 1м соотзетственно выходного сдвигового регистра, еыход KOioporo подключен к выходной информационной шине, делитель частоты с переменным коэффициентом де- лениь, чыход которого соединен с управля10 i ц h.Ч ВХОДОМ ВЫХОДНОГО СДВИГОВОГО

регистра, отличающееся тем, что, с цепью уменьшения погрешносги воспроизведения за счет автоматической коррекции дозы выходного тактового синхросигнала, в liero введены последовательно соединенные элементы И, элемент ИЛИ и триггер, .нверсныи вылод которого подключен к синхровходу выходного сдвигового регистра и другому входу элемента ИЛИ, прямой выход триггера соединен с синхровходом целителя частоты с переменным коэффициентом деления,установочный вход которого подключен к выходу первого разряда выход- чого идвиювого регистра, выход восьмого разряда которого соединен с одним входом )лепэнгз И другой вход которого подключен к информационному входу входного сц.готового pei ист ра, синхровход триггера соединен с синхронизирующей шиной

Изобретение относится к приборостроению, в частности к магнитной записи данных на движущийся магнитный носитель, Цель изобретения -уменьшение погрешности результата воспроизведения за счет автоматической коррекции фазы выходного тактового синхросигнала. Устройство для воспроизведения цифровых сигналов с магнитного носителя содержит входные информационную и синхронизирующую шины, подключенные через формирователь сигналов кодовых слов к информационному входу входного сдвигового регистра. Синхровход этого регистра соединен с синхронизирующей шиной, а выходы первого, третьего и четвертого разрядов через логический блок - с первым, вторым и третьим информационными входами соответственно выходного сдвигового регистра, Выход выходного регистра подключен к выходной информационной шине. Управляющий вход выходного сдвигового регистра соединен с выходом делителя частоты с переменным коэффициентом деления. В устройство введены последовательно соединенные элемент И, элемент ИЛИ и триггер. 2 ил. Ё

Фаг. 1

г- oj Ю гз Ј

ysH-b H-S S о s