Линия задержки Советский патент 1992 года по МПК H03K5/13 

Изобретение относится к микроэлектронике и вычислительной технике, а именно к схемам линий задержки, широко применяемым для обеспечения синхронизации между электронными системами различного назначения. 4-

Целью изобретения является повышение надежности и точности величины задержки.

На фиг. 1 представлена схема предлагаемой линии задержки; на фиг. 2 - эпюры напряжений, поясняющие ее работу,

Линия задержки включает в себя п последовательно соединенных ячеек задержки: выход ячейки 1 соединен с входом ячейки 2, выход которой соединен с входом ячейки (п-1), выход ячейки (п-1) соединен с входом ячейки п. Вход ячейки 1 образует вход линии 3 задержки. Выходы ячеек 1, 2 (n-1). n задержки образуют соответствующие выхода 4-7 линии задержки. Ячейка 1 состоит из входной цепи двойного инвертора 8 с первым - четвертым выходами, вход которой соединен с входом элемента НЕ 9 инверсным входом первого элемента 2И 10 и образует вход ячейки задержки. Задержка переключения первого элемента 2И 10 меньше задержки переключения входной цепи двойного инвертора 8. Первый выход входной цепи двойного инвертора 8 соединен с базой первого транзистора 11, второй выход входной цепи двойного инвертора 8 соединен с базой второго транзистора 12, эмиттер которого соединен с общей шиной, а коллектор соединен с входом второго переключателя 13 тока и с катодом первого диода 14, анод первого диода 13 соединен С эмиттером первого транзистора 11. Первый транзистор 11. первый диод 14 и второй транзистор 12 образуют инверсный выход двойного инвертора 8. Третий выход входной цепи двойного инвертора 8 соединен с базой третьего транзистора 15. четвертый выход входной цепи двойного инвертора 8 соединен с базой четвертого транзистора 16. эмиттер которого подключен к общей шине, а коллектор соединен с входном первого переключателя 17 тока и катодом второго диода 18, анод второго диода 18 соединен с эмиттером третьего транзистора 15. Третий транзистор 15, второй диод 18 и четвертый транзистор 16 образуют прямой выход двойного инвертора 8. Коллекторы первого транзистора 11 и третьего транзистора 15 соединены между собой и с эмиттерами пятого 19 и шестого 20 транзисторов. База пятого транзистора 19 соединена с анодом пятого диода 21 ичерег второй резистор 22 с шиной питания. Кбтод пятого диода 21 соединен с выходом второго элемента 2И 10 База шестого транзистора 20 соединена с анодом третьего диода 23, анодом четвертого диода 24 и через первый резистор 25 подключена к шине питания.

Катод четвертого диода 24 соединен с входом входной цепи двойного инвертора 8. Коллекторы пятого транзистора 19 и шестого транзистора 20 соединены между собой и подключены к второму выводу времязада0 ющего конденсатора 26, первый вывод которого соединен с общей ц/иной. Прямой выход второго переключателя 13 тока соединен с инверсным входом первого элемента 2И 27, прямой вход первого элемента 2И

5 27 соединен с выходом элемента НЕ 9, выход первого элемента 2И 27 соединен с первым входом элемента 2ИЛИ-НЕ 28, второй вход элемента 2ИЛИ-НЕ 28 соединен с прямым выходом первого переключателя 17 то0 ка. Шина 29 опорного напряжения подключена к первому 17 и второму 13 переключателям тока и напряжение на ней задает порог переключения переключателей 13 и 17 тока. Выход элемента 2ИЛИ-НЕ

5 28 соединен с катодом третьего диода 23 и с входом выходного инвертора 30. Выход выходного инвертора 30соединен с прямым входом второго элемента 2И 10 и образует выход ячейки 1 задержки.

0 Ячейка 2 включает в себя все элементы ячейки 1 с описанными выше связями, а именно входную цепь двойного инвертора 31 с первым-четвертым выходами, элемент НЕ 32. второй элемент 2И 33 с прямым и,

5 инверсным входами, первый 34 и второй 35 транзисторы, второй переключатель 36 тока, первый диод 37, третий 38 и четвертый 39 транзисторы, первый переключатель 40 тока, второй диод 41, пятый 42 и шестой 43

0 транзисторы, пятый диод 44, второй резистор 45, третий 46 и четвертый 47 диоды, первый резистор 48, первый элемент 21449 с прямым и инверсным входами, элемент 2ИЛИ-НЕ 50, шину 51 опорного напряже5 ния. выходной инвертор 52, и подключена к времязадающему конденсатору 26.

Ячейки (n-1), n полностью повторяют ячейку 2, связи между ними аналогичны связям между ячейками 1 и 2,

0 Рассмотрим работу линии задержки на примере ячеек 1 и 2,

Пусть на входе 3 сигнал отсутствует и напряжение соответстёует низкому уровню. Тогда не прямом выходе двойного инверто5 ра 8, образованном транзисторами 15 и 16 и диодом 18, также низкий уровень напряжения, а на его инверсном выходе,образованном транзисторами 11 и 12 и диодом 14 высокий уровень напряжения. На прямом

Лниходе второго переключателя 13 тока бу1750039

О

Изобретение относится к микроэлектронике и вычислительной технике, а именно к схемам линий задержки (ЛЗ), широко применяемым для обеспечения синхронизации между электронными системами различно fljp 1 тдГшинл опорном ° напряжения о Шина олдрм&о напряжения го назначения. Цель изобретения - повышение надежности схемы и точности величины задержки. Для этого в схему ЛЗ, содержащую вход, времязадаюЩий конденсатор (ВК), п ячеек задержки (ЯЗ), каждая из которых содержит выходной инвертор, введены в каждую из ЯЗ: элемент 2 ИЛ И-НЕ. первый и второй элементы 2И, первый и второй переключатели тока, шина опорного напряжения, входная цепь двойного инвертора с первым -четвертым выходами, элемент НЕ, первый - шестой транзисторы, первый - пятый диоды, первый и второй резисторы. Подключение элементов ЯЗ и ВК позволяет коммутировать ВК к каждой ЯЗ в соответствующий момент бремени. 2 ил. Stood fj ъшинаоаор мак ма/уин нал Фиг Ья/аю опорного мая/алемця

дет высокий уровень напряжения, следовательно, на выходе первого элемента 2И 27 низкий уровень напряжения. На прямом выходе первого переключателя 17 токэ будет низкий уровень напряжения, таким образом, на выходе элемента 2ИЛИ-НЕ высокий уровень напряжения, на выходе выходного инвертора 30 и на выходе 4 ячейки 1 линии задержки низкий уровень напряжения, Соответственно, на выходе 5 ячейки 2, выходе 6 ячейки (п-1), рыходе 7 ячейки п низкий уровень напряжения. Так как на катодах диодов 21 и 24 низкий уровень, то транзисторы 19 и 20 закрыты, следовательно, конденсатор 26 отключен от ячейки 1 линии задержки, аналогичным образом конденсатор 26 отключен от ячеек (п-1), п линии задержки.

При изменении напряжения на входе 3 с низкого уровня в высокий на катоде диода 24 появляется высокий уровень, вследствие чего теперь транзистор 20 может подключать конденсатор 26 к ячейке 1, а именно, к коллекторам транзисторов 11 и 15, При переключении в выходных цепях двойного инвертора 8 ячейки 1 протекают сквозные токи, которые разряжают конденсатор 26 через открытый транзистор 20 (фиг. 2) После этого выход двойного инвертора 8, образованный транзисторами 15 и 16 и диодом 18, переходит из низкого уровня в высокий. При этом происходит заряд конденсатора 26 током резистора 25 крытый транзистор 20. Напряжение на конденсаторе 26, изменяющееся по экспо- нениальному закону, отслехсивается на коллекторах транзисторов 15 и 16 (фиг. 2). При достижении напряжения на коллекторе транзистора 16 величины, равной величине опорного напряжения на шине 29, срабатывает переключатель 17 тока и на его выходе появляется высокий уровень. Соответственно на выходе элемента 2ИЛИ-НЕ 28 появляется низкий уровень, на выходе выходного инвертора 30 и на выходе 4 ячейки 1 появляется высокий уровень (фиг. 2). Одновременно низкий уровень на катоде диода 23 выключает транзистор 20, таким образом,- конденсатор 26 отключается от ячейки 1. В то же время установившийся высокий уровень на катоде диода 47 дает возможность подключения конденсатора 26 через транзистор 43 к ячейке 2, а именно к коллекторам транзисторов 34 и 38. Аналогичным образом высокий уровень напряжения на входе ячейки 2 приводит к переключению двойного инвертора 31 ячейки 2 и кратковременному разряду конденсатора 26 сквозными токами, протекающими в выходных цепях двойного инвертора 31 ячейки 2

и через открытый транзистор 43 (фиг, 2), после чего при изменении напряжения на прямом выходе двойного инвертора 31, образованном транзисторами 38 и 39 и дио- 5 дом 41, из низкого уровня в высокий происходит заряд конденсатора 26 током резистора 48 через открытыйтранзис ор 43. Напряжение на конденсаторе 26, изменяющееся по экспоненциальному закону, отсле10 живается на коллекторе транзистора 38 и коллекторе транзистора 39 (фиг. 2). При достижении напряжения на коллекторе транзистора 39 величины, равной величине опорного напряжения на шине 51, срабаты15 вает переключатель 40 тока и на его выходе устанавливается высокий уровень. Соответственно на выходе элемента 2ИЛИ-НЕ 50 устанавливается низкий уровень, на выходе выходнрго инвертора 52 и выходе 5 ячейки

0 2 появляется высокий уровень (фиг. 2). Одновременно низкий уровень на катоде диода 46 приводит к выключению транзистора 43 и отключению конденсатора 26 от ячейки 2.

5 При изменении входного напряжения из высокого уровня в низкий срабатывает элемент 2И 10, имеющий задержку переключения меньше, чем задержка переключения входной цепи двойного инвертора 8 и

0 на выходе элемента 2И 10 устанавливается высокий уровень, который запирает диод 21 и обеспечивает возможность подключения конденсатора 26 через транзистор 19 к ячейке 1, а именно к коллекторам транзисто5 ров 11 и 15. При переключении двойного инвертора 8 ячейки 1 происходит кратковременный разряд конденсатора 26 сквозными токами, протекающими в выходных цепях двойного инвертора 8 ячейки 1 и через от0 крытый транзистор 19. При изменении напряжения на инверсном выходе двойного инвертора 8, образованного транзисторами 11 и 12 и диодом 14 из низкого уровня в высокий, происходит заряд конденсатора

5 26 током резистора 22 через открытый транзистор 19. Напряжение на конденсаторе 26, изменяющееся по экспоненциальному закону, отслеживается на коллекторах транзисторов 11 и 12 (фиг. 2), Элемент НЕ 9,

0 имеющий на выходе высокий уровень, обеспечивает высокий уровень на выходе первого элемента 2И 27, соответственно, низкий уровень на выходе элемента 2ИЛЙ-НЕ 28 и высокий уровень на выходе 4 ячейки 1 При

5 достижении напряжения на коллекторе транзистора 12 величины, равной величине опорного напряжения на шине 29, срабатывает второй переключатель 13 тока и на его прямом выходе устанавливается высокий уровень. Это приводит к установлению низкого уровня на выходе первого элемента 2И 27. высокого уровня на выходе 2ИЛИ-НЕ 28 и низкого уровня на выходе выходного инвертора 30 и выходе 4 ячейки 1 (фиг. 2} Одновременно низкий уровень на выходе 4 ячейки 1 приводит к установлению низкого уровня на выходе элемента 2И 10, открыва- нию диода 21 и выключению транзистора 19. При этом конденсатор отключается от ячейки 1, Одновременно появление низкого уровня напряжения на выходе 4 ячейки 1 приводит к срабатыванию элемента 2И 33, имеющего задержку переключения меньше, чем задержка переключения входной цепи двойного инвертора 31 и на выходе элемен- та 2И 33 устанавливается высокий уровень, который запирает диод 44 и обеспечивает возможность подключения конденсатора 26, через транзистор 42 к ячейке 2, а именно к коллекторам транзисторов 34 и 38. При пе- реключении двойного инвертора 31 ячейки 2 происходит кратковременный разряд конденсатора 26 сквозными токами, протекающими в выходных цепях двойного инвертора 31 ячейки 2 и через открытый транзистор 42 При изменении напряжения на инверсном выходе двойного инвертора 21, образованном транзисторами 34 и 35 и диодом 37, из низкого уровня в высокий происходит заряд конденсатора 26 током резистора 45 через открытый транзистор 42. Напряжение на конденсаторе 26. изменяю щееся по экспоненциальному закону, отслеживается на коллекторе транзистора 35 и на коллекторе транзистора 39 (фиг. 2). Элемент НЕ 32, имеющий на выходе высокий уровень, обеспечивает высокий уровень на выходе первого элемента 2И 49, соответственно, низкий уровень на выходе элемента 2ИЛИ-НЕ 50 и высокий уровень на выходе 5 ячейки 2. При достижении напряжения На . коллекторе транзистора 35 виличины, равной величине опорного напряжения на шине 51, срабатывает второй переключатель 36 тока и на его выходе устанавливается высокий уровень. Это приводит к установлению низкого уровня на выходе элемента 2И 49, высокого уровня на выходе элемента 2ИЛИ-НЕ 50 и низкого уровня На выходе выходного инвертора 52 и выходе 5 ячейки 2 (фиг. 2). Одновременно низкий уровень на выходе 5 ячейки 2 приводит к установлению низкого уровня на выходе элемента 2И 33, открыванию диода 44 и выключению транзистора 42. При этом конденсатор 26 отклю- чается от ячейки 2.

По сравнению с известным, содержащим навесные еремязадающие конденсаторы в каждой ячейке линии задержки, предлагаемое устройство содержит один

времязадающий конденсатор на всю линию задержки, который осуществляет как задержку фронта, так и задержку среза входного сигнала. Таким образом, уменьшение навесных времязадающих элементов до одного в предлагаемом устройстве вместо п элементов в известном повышает надежность пинии задержки. Кроме того, наличие одного времязадающего конденсатора, задерживающего как фронт, так и срез входного сигнала, способствует повышению точности задания задержки, поскольку отсутствует разброс параметров навесных оремязадаю- щих элементов.

Формула изобретения Линия задержки, содержащая п ячеек задержки, каждая из которых содержит выходной инвертор, выходы инверторов соединены с соответствующими п-выходами линии задержки, времяэадающий конденсатор, первый вывод которого соединен с общей шиной, отличающаяся тем, что, с целью повышения надежности линии и точности величины задержки, в каждую из п ячеек введены элемент 2ИЛИ-НЕ, первый и второй элементы 2И с прямым и инверсным входами, первый и второй переключатели тока, шина опорного напряжения, входная цепь двойного инвертора с первым, вторым, третьим и четвертым выходами, элемент НЕ, первый - шестой транзисторы, второй - пятый диоды, первый и второй резисторы, соединенные так, что выход элемента 2 ИЛИ-НЕ подключен к входу выходного инвертора, первый вход элемента 2 ИЛИ-НЕ соединен с выходом первого элемента 2И, а второй вход соединен с прямым выходом первого переключателя трка, прямой вход первого элемента 2И соединен с выходом элемента НЕ, а инверсный вход соединен с прямым выходом второго переключателя тока, вход первого переключателя тока соединен с коллектором четвертого транзистора и катодом второго диода, эмиттер четвертого транзистора соединен с общей шиной, анод второго диода соединен с эмиттером третьего транзистора, базы третьего и четвертого транзисторов соединены соответствен но С третьим и четвертым выходами входной цепи двойного инвертора, третий, четвертый транзисторы и второй диод образуют прямой выход двойного инвертора, вход второго переключателя тока соединен с коллектором второго транзистора и катодом первого диода, эмиттер второго транзистора соединен с общей шиной, анод первого диода соединен с эмиттером первого транзистора, базы первого и второго транзисторов соединены соответственно с первым и вторым выходами входной цепи

двойного инвертора, первый и второй транзисторы и первый диод образуют инверсный выход двойного инверторе, коллектор первого транзистора соединен с Кблл0кто ром третьего транзистора и ймйттёрамй пятого и шёсТогб транзисторов, коллектор пятого Транзистора соединен с коллектором шестого транзистора и вторым выводом времязадающего конденсатора, база Шестого транзистора соединена с анодами третьего и четвертого диодов и через первый резистор с шиной питания, катод третьего диода соединен с (входом выходного инвертора, база пятого транзистора соеди нейа с анодом пятого Диода и через второй резистор С шиной питаний, катод пятого дй0

ода соединен с выходом второго элемента 2Й, вход входной цепи дэбйногб инвертора соединен с входом Элемента НЕ, с инверсным входом второго элемента 2И, катодом четвертого диода и подключён к входу ячейки задержки, прямой входf второго элемента 2И соединей с выходом выходного инверторам задержка переключения второго элемента 2И меньше задержки переключения входной цепи двойного инвертора,шина опорного напряжения подключена к пёрво- ; му :й второму heрёкл ючател ям Тока и задает порог перекл ючён и я. Нёрекл ючатёлей тока, выходной инвертор (п-1)Нй ячейки соединен с входом п-й ячейки, вход линий задержки соединён с входом первой ячейки;