Устройство для спектрального анализа Советский патент 1992 года по МПК G01R23/16 

Изобретение относится к радиотехническим измерениям и может быть использовано для спектрального анализа сигналов.

Известен анализатор гармоник 1, содержащий блок памяти, преобразователь временного масштаба, смеситель, дин и узкополосный фильтр. Недостатками этого устройства являются необходимость изменения длительности реализации входного сигнала, увеличение аппаратной сложности устройства за счет введения блока памяти, хранящего значения изменений длительности реализаций для данной сетки частоты. Эти недостатки обусловлены тем, что для полной склейки фаз на стыках реализаций для какой-то определенной частоты и всех ее высших гармоник необходимо, чтобы для данной частоты в ОЗУ укладывалось целое чмсло периодов. Определение значения изменения длительности реализации требует увеличения аппаратной сложности. В предалагаемом устройстве условие скле- ки фаз выполняется без увеличения аппаратной сложности.

Наиболее близким к предлагаемому устройству является устройство для спектрального анализа 2, содержащее аналого-цифровые преобразователи (АЦП), буферные блоки памяти, блок основной памяти, логический коммутатор и цифроанало- говый преобразователь (ЦАП). последовательно включенные дисперсионный анализатор спектра, регистрирующий блок, синхронизатор, мультиплексоры, аналоговый коммутатор и измеритель задержки. В этом устройстве ширина полосы обзора не регулируется и зависит от fcp Чем больше измеренное значение fcp. тем больXI

О

о

4 Ч СО

шо времени затрачено на считывание и анализ выборок. Следовательно, с увеличением fcp полоса пропускания устройства в сторону высших частот уменьшается.

Целью изобре1енпч является расширение полосы анализируемых частот и повышение точности анализа благодаря автоматическому сотасованию полос пропускания сигнала и анализатора.

Цель достигается тем, что в устройство, содержащее N АЦП, информационные входы которых объединены и являются входом устройства, а выходы соединены соответственно с N входами первого мультиплексора и N входами N буферных блоков памяти, выходы которых соединены с N входами второю мультиплексора, синхронизатор, третий мультиплексор, N вводов которого соединены соответственно с N выходами управления записью синхронизатора и с синхровходами записи соогве1С1вепно N АЦП и N буферных блоков памяти, при этом управляющий выход считывания синхронизатора соединен с управляющими входами считывания N буферных блоков памяти, аналоговый коммутатор, вход которого соединен с входом синхронизатора и входом устройства, а выход - последовательно с анализатором спектра, измерителем задержки, выход которого соединен с управляющими входами первого, второго и третье о мультиплексоров, регистрирующий блок, информационный вход которого соединен с выходом анализатора спектра, а вход синхронизации - с выходом синхронизации синхронизатора, основной блок памяти, вход которого соединен с выходом первого мультиплексора, а выход с первым входом логического коммутатора, второй вход которого соединен с выходом с второго мультиплексора, а первый выход соединен последовательно с ЦАП и вторым входом аналогового коммутатора, причем выход третьего муль типлексора соединен с первым управляющим входом записи блока осноыюй памяти, входы синхронизации анализаюра спектра и измерителя задержки соединены с выходом синхронизации синхронизатора, второй управляющий выход которого соединен с управляющим входом аналоювого коммутатора, введены дополнительный блок памяти, информационный вход и управляющий вход записи которого соединены соответственно с информационным входом и управляющим входом записи блока основной памяти, управляющий вход которого соединен с третьим управляющим выходом синхронизатора, при этом управляющий вход дополнительного блока памяти соединен с четвертым управляющим

выходом синхронизатора, а его выход - с третьим входом логического коммутатора, цифровые фильтры нижней и верхней границ спектра, входы которых соединены с

вторым выходом лошческого коммутатора, а выходы - через блоки лотки цифровых фильтров соответственно нижней и верхней i раниц спектра с первым и вторым входами анализатора спектра, блоки управления

0 цифрового фильтра соответственно нижней и верхней границ спектра, управляющие входы которых соединены с управляющими выходами блоков логики цифровых фильтров соответственно нижней и верхней гра5 ниц спектра, первый и второй управляющие выходы которых соединены соответственно с первым и вторым управляющими входами цифровых фильтров соответственно нижней и верхней границ спектра, первый и второй

0 тактовые выходы синхронизатора соединены с тактовыми входами блоков управления цифровыми фильтрами соответственно нижней и верхней г раниц спектра, блок преобразования кода, вход которого соединен

5 с выходом измерителя задержки, первый и нторои выходы соединены с информационными входами блоков управления цифровыми фильтрами соответственно нижней и верхней i раниц спектра.

0Введение в устройство для спектрального анализа указанных блоков обусловлено возможность предварительного анализа спектра реализации входного сигнала с целью обнаружения примерных границ

5 спектра этого сигнала и передачи информации о границах спектра в блок анализа спектра, где производится уточненный анализ спектра. Совокупность введенных существенных признаков в указанной связи с

О остальными элементами схемы проявляют новые соойстпа, что приводит к расширению полосы анализируемых частот и точности спектральною анализа Следовательно, данное техническое решение соответствует

5 критерию существенные отличия.

На фиг. 1 представлена структурная схема устройства спектрального анализа; на фиг. 2 - временная диаграмма работы блоков памяти;, на фиг. 3 - АЧХ перестраивае0 мых цифровых фильтров верхней и нижней границ; на фиг. А - процедура поиска приближенных границ спектра входного сигнала; на фиг. 5 - б/юк-схема алгоритма поиска границы спектра.

5 Устройство для спектрального анализа (фиг. 1) содержит АЦП 1-1,1-2,.., 1-N. информационные входы которых обьединены и являются входом устройства, буферные блоки

2-1, 2-22-N памяти, информационные

входы которых подключены к выходам соответствующих АЦП, блок 3 основной памяти, логический коммутатор, ЦАП5, последовательно включенные дисперсионный анализатор б спектра и регистрирующий блок 7, синхронизатор 8, мультиплексоры 9-1, 9-2, 9-3, аналоговый коммутатор 10, измеритель 11 задержки, блок 12 памяти, блок 13 преобразователя кодов, блок 14 цифрового фильтра нижней границы спектра (ЦФН), блок 15 управления ЦФН, блок 16 логики ЦФН, блок 17 цифрового фильтра верхней границы (ЦФН), блок 18 управления, блоки 19 логики ЦФН.

Устройство работает следующим образом.

В исходном состоянии аналоговый коммутатор 10 подключает вход дисперсионного анализатора 6 к входу устройства. По переднему фронту входного сигнала синхронизатор 8 вырабатывает импульс на своем первом выходе, который синхронизирует работу дисперсионного анализатора 6. Одновременно все АЦП (1-1, 1-2 1-N) кодируют информацию о входном сигнале. Полоса обзора устройства условно разбита на N полос, причем каждый из ФЦП тактируется с частотой, которая обеспечивает преобразование информации о соответствующей полосе частот и запись ее в свой буферный блок памяти. По истечении времени, определяемого быстродействием дисперсионного анализатора 6, на его выходе появляется импульсный сигнал, временная задержка которого прямо пропорциональна средней частоте выборки входного сигнала fcp. На входной шине измерителя 11 задержки появляется цифровой код, который управляет мультиплексорами 9-1, 9-2, 9-3 таким obpa- зом, что на их выходы проходит информация, относящаяся к той полосе частот, в которой сосредоточен спектр сигнала. Пусть, например, это будет полоса, информация о которой записана в буферном блоке 2-2. Тогда через мультиплексор 9-1 в блоке 3 памяти записывается вся последующая информация о входном сигнале, причем тактирование записи в блок 3 обеспечивается теми же импульсами (поступающими через мультиплексор 9-3), которые тактировали блок 2-2. Информация о сигнале оказывается записанной в блок 2-2 (начальная чьсть сигнала)и блок 3 (окончание сигнала). Однако за счет того, что определение средней частоты спектра блоками 6, 11 происходит не для всей анализируемой выборки входного сигнала, а лишь для малой ее части, возможны значительные погрешности в определении fcp. Если эта погрешность будет большой, то полосы пропускания входного

сигнала и анализатора могут быть значительно рассогласованы. К тому же независимо от погрешности полоса пропускания анализатора уменьшается в сторону вы- сших частот. Для устранения этого недостатка в устройство вводятся дополнительно блоки 12-1.9. После заполнения блока 3 памяти происходит запись информации через мультиплексор 9-1 в блок

0 12 памяти, причем тактирование осуществляется теми же импульсами (с мультиплексора 9-3). которые тактировали запись о блоки 2-2 в 3. Введение дополнительного блока памяти позволяет задержать входной

5 сигнал. Задержка необходима для предварительного анализа реализации входного сигнала с целью обнаружения примерных границ спектра. Предварительный анализ осуществляентся блоками 13-19, которые

0 образуют блок предварительного анализа. В конечном итоге вся информация о входном сигнале оказывается записанной в блоках 2-2, 3 и 12 памяти.

На фиг. 2 изображена диаграмма рабо5 ты блоков памяти, где ЗАП 1, СЧТ 1 - режимы записи и считывания блока 2-2, ЗАП 2, СЧТ 2 - режимы записи и считывания блока 3: ЗАП 3, СЧТ 3 - режимы записи и считывания блока 12.

0Из временной диаграммы видно, что

полное считывание из каждого блока памяти происходит два раза: во время считывания 1 логический коммутатор 4 пропускает считываемую информацию в блоки 14 и 17

5 для предварительного анализа: во время 2 коммутатор4 пропускает информация через ЦАП 5 анализатор 6, где происходит спектральный анализ выборки, т.е. каждая выборка входного сигнала подвергается

0 предварительному, а затем полному спект-0 ральному анализу.

Предварительный анализ входного сигнала происходит следующим образом. Информация о входном сигнале .в виде

5 дискретных кодов считывается из блока памяти (порядок подключения блоков памяти управляется синхронизатором 8) и через коммутатор 4 поступает в блоки 14 и 17. Блоки 14 и 17 являются перестраиваемыми

0 цифровыми фильтрами, ФЧХ их изображены на фиг. 3. Резонансные частоты Трез(т) фильтров постоянны в течение времени т-го считывания сжатой реализации входного сигнала. Трез(т-чзстота управляющего сигна5 ла, подаваемого на блок цифрового фильтра (блоки 14, 17) с блоков управления (блоки 15, 18). После очередного считывания значения ТрезН4 и fpesB i, дискретно меняются на величину соответственно + Дгрези - Afрез. Изменением значений ТрезЖ, fpesB4 в блоках

соответственно 14, 17 управляют сигналы с блоков соответственно 15, 18. Изменением значений Afpes в блоках 15, 18 управляют сигналы с блоков 16, 19 соответственно.

Ширина АЧХ фильтров блоков 14, 17 - (см. фиг. 3), определяется значениями: п - числа отсчетов входного сигнала в течение времени Та; fn, частота уязвляющего сигнала, подаваемого на блок цифрового фильтра с блока управления.

Таким образом, за одно считывание реализации в блоки 16, 19 логики поступает информация в виде многоразрядного слова из блоков 14, 17 об амплитуде гармонических составляющих входного сигнала на частотах треэН4(т)и грезв4т), а гакжс сигналы, соответствующие значениям частот

ТрезН4(т) И ГрезВ4(т).

Процедура поиска (см. фиг. 4) происходит следующим образом.

Вначале ДгреЗ принимает максимальное значение Д1рез(0). Пока значение частоты 1рез(гп) не попало в промежуток между FH и FB, значение амплитуды сигнала с фильтра (Л(т)) равно нулю или мало. После того, как сигнал с выхода блоков 14, 17 превышает некоторый порог чувствительности соответственно блоков 16, 19 логики, блоки 16, 19 формируют управляющие сигналы, которые поступают с первых выходов блоков 16, 19 на входы соответственно блоков 15, 18. Эти сигналы инициируют такое изменение значений fpe-j и ЛгреЗ, которое позволяет совершать уточненный поиск FH и FB, в полосе частот трез(К-1)- трез(К). После обнаружения очередных уточненных значений FH и FB процедура поиска FH и FB повторяется. Значения FH и FB уточняются в течение времени Та По истечении этого времени найденные значения FH и Ft поступают с вторых выходов соотве1ствепноблоков 16 и 19 в анализатор 6.

На фиг. 5 изображен алгоритм поиска для одной Ffp (алгоритмы для FH и Frj одинаковы). Блоки 1 м 2 производят установку значений грез(0) - границ поиска, р - счетчика числа приближений, m - счетчика числа считываний реализации. Блоки 3, 4, 5 организуют цикл первоначального поиска Frp, где А(т) - сигналы с блоков 1 пли 2 (см. фиг. 3). Анализатор 6 проверяет не истекло ли время анализа Та. Блоки 8,9,10 организуют изменение значения Д fpe3 для уточненного поиска Frp, где р - счетчик числа обнаружений границы спектра; К - номер считывания реализации, при котором произошло обнаружение границы спектра.

Блок 7 производи г вывод значений Frp. Таким образом происходит определение

оптимальной полосы пропускания блока 6 спектрального анализа. Блок 13 преобразователя кодов служит для определения значений ТрезН4 (0) И 1резВ4 (0) (см. фиг. 4). Он

представляет собой ПЗУ, адресные входы которого подключены к измерителю 11, а информационные выходы- к блокам 15 и 18. Значения fpesH4 (0) и fpesB-l (0) записаны в ПЗУ и являются расчетными данными для

0 определенного значения средней частоты fcp. Блоки 15 и 18 являются делителями с перестраиваемыми коэффициентами деления. Тактовый сигнал подается на них с синхронизатора 8, начальные коэффициенты

5 деления задаются блоком 13. а команду на изменение коэффициентов деления задают соответственно блоки 16 и 19 логики.

Таким образом, каждая реализация сходного сигнала подвергается вначале

0 предварительному анализу с целью обнаружения приблизительных границ спектра, а затем полному анализу в анализаторе 6, с выхода которого поступает сигнал, огибающая которого определяет амплитудный

5 спектр входного сигнала. Таким образом, в регистрирующем блоке 7 оказывается записанной информация о спектре входного сигнала.

Данное устройство отличается отпрото0 типа большей полосой обзора при той же разрешающей способности и большей точностью определения спектра.

Введение указанных блоков позволяет достигнуть автоматического согласования

5 полос пропускания сигнала и анализатора за счет управления полосой пропускания анализатора. Расширение полосы обзора предлагаемого устройства достигается благодаря предварительно выбранной при про0 ектировании широкой полосы пропускания, а потом происходит сужение полосы, при необходимости, для конкретного сигнала. Формула изобретения Устройство для спектрального анализа,

5 содержащее N аналого-цифровых преобразователей, информационные входы которых объединены и являются входом устройства, выходы соединены соответственно с N входами первого мультиплексора и N входами

0 N буферных блоков памяти, выходы которых соединены с N входами второго мультиплексора, синхронизатор, третий мультиплексор, N входов которого соединены соответственно с N выходами управления

5 записью синхронизатора и с синхровходз- ми записи соответственно N аналого-цифровых преобразователей и N буферных блоков памяти, управляющий выход считывания синхронизатора соединен с управляющими входами считывания N буферных

блоков памяти, аналоговый коммутатор, вход которого соединен с входом синхронизатора и входом устройства, а выход соединен последовательно с анализатором спектра, измерителем задержки, выход ко- торого соединен с управляющими входами первого - третьего мультиплексора, регистрирующий блок, информационный вход которого соединен с выходом анализатора спектра, а вход синхронизации - с выходом синхронизации синхронизатора, основной блок памяти, вход которого соединен с выходом первого мультиплексора, а выход - с первым входом логического коммутатора, второй вход которого соединен с выходом второго мультиплексора, а первый выход соединен последовательно с цифроаналого- вым преобразователем и вторым входом аналогового коммутатора, выход третьего мультиплексора соедини с первым управлп- ющим входом записи блока памяти, входы синхронизации анализатора спектра и измерителя задержки соединены с выходом синхронизатора, второй управляющий выход которого соединен с управляющим вхо- дом аналогового коммутатора, о т л и ч а ю- щ е е с я тем, что, с целью расширения полосы анализируемых частот и повышения точности измерения в него введены дополнительный блок памяти, информационный вход и управляющий вход записи которого соединены соответственно с информационным входом и управляющим входом записи

основного блока памяти, управляющий вход которого соединен с третьим управляющим выходом синхронизатора, управляющий вход дополнительного блока памяти соединен с четвертым управляющим выходом синхронизатора,а выход -стретьим входом логического коммутатора, цифровые фильтры нижней и верхней границ спектра, входы которых соединены с вторым выходом логического коммутатора, а выходы через блоки логики цифровых фильтров соответственно нижней и верхней границ спектра - с первым и вторым входами анализатора спектра, блоки управления цифрового фильтра соответственно нижней и верхней границ спектра, управляющие входы которых соединены с управляющими выходами блоков логики цифровых фильтров соответственно нижней и верхней границ спектра, первый и второй управляющие выходы которых соединены соответственно с первым и вторым управляющими входами цифровых фильтров соответственно нижней и верхней границ спектра, первый и второй выходы синхронизатора соединены с тактовыми входами блоков управления цифровыми фильтрами соответственно нижней и верхней границ спектра, блок преобразования кода, вход которого соединен с выходом измерителя задержки, а первый и второй выходы - с информационными входами блоков управления цифровыми фильтрами соответственно нижней и верхней границ спектра.

Использование: в области радиотехнических измерений, для спектрального анализа сигналов. Сущность изобретения: устройство включает АЦП 1, блоки 2, 3, 12 памяти, коммутаторы 4, 10. ЦАП 5, анализатор 6. блок 7 регистрации, синхронизатор 8, мультиплексоры 9, измеритель 11, преобразователь 13, фильтры 14, 17, блоки 15, 18 управпения, блоки 16, 19 логики. Особенностью изобретения является введение блоков 12-19 предварительного анализа, что дает возможность предварительного анализа спектра входного сигнала для обнаружения границ спектра этого сигнала и передачи информации о границах спектра в блок анализа спектра, где производится уточненный анализ спектра Дополнительный блок памяти позволяет организовать такой режим работы устройства, при котором блок анализа спектра и блок предвари- тельного анализа работают без прерываний. 5 ил. со с

аиээа

Фиг. 5

(НАШО )

Т