Цифровой измеритель периода Советский патент 1993 года по МПК G01R23/00 

««а

XI

со

СЬ

Изобретение относится к импульсной технике и может быть использовано при создании высокоточных измерителей периода электрических сигналов.

Наиболее близким к изобретению является цифровой измеритель периода, содержащий формирователь импульсов, п делителей частоты, многоканальный формирователь времени измерения, электронные ключи, линию задержки, генератор эталонной частоты, п-1 блоков задержки ймпулъ- са. . ; ; --, ; : ; - .. / .

Недостатком известного устройства является большой объем аппаратных затрат при увеличении числа каналов п, что может быть вызвано требованием малой погрешности измерения при большом уровне шумов на входе формирователя импульсов.

При этом с ростом числа каналов п значительную сложность будет вызывать построение линии задержки известного устройства и ужесточаются требования к счётчику Импульсов в связи со значительным; снижением длительности импульса, формируемого генератором эталонной частоты; и увеличением частоты счета ИМПУЛЬСОВ.,: ;: ;/; ;; ... . ; . : . .

Кроме того, оперативное изменение числа периодов усреднения гп требует дополнительных аппаратных затрат. Рассмотрим работу известного устройства 1-й, 2-й, 3-й, 4-й каналы - интервалы времени, формируемые многоканальным формирователем 7.в .каждом из каналов (для рассмотрения принимается, что устройство содержит п 4 канала, при этом m - 5);

К1, К2, ..., К7, К8, ..., К14.- количество импульсов генератора эталонной частоты, проходящее соответственно за первый, второй,... четырнадцатый периоды измеряемого сигнала; ,- ... .

КА, KB, КС - интервалы времени, характеризующие длительности различных фаз измерения периода входного сигнала, выраженные в количестве импульсов генератора эталонной частоты;

Туе - длительность цикла одного измерения.

Из временной диаграммы видно, что суммарное число импульсов в счетчике Кп известного устройства составит

Кп К1 + 2К2 + ЗКЗ + 4К4 + 4К5 + .

+ЗК6 + 2К7 + К8.

(1)

Это же число импульсов можно записать в виде . .

Kn KA - KB-+ КС.

При этом

П - 1

КА Ј i Ki ,

1 1

(3)

KB. 2, n.Ki ,

i П:

И)

m + n - 1

КС- 2 (m+n -i)Kj, (5)

...-i m + 1. . ;-

где i - номер периода измеряемого сигнала..

Туе m + n - 1

(6)

По существу формулы 2-5 являются «иа- тематической моделью работы известного

устройства; . . .Анализ работы известного устройства показывает, что необязательно иметь п физических каналов измерения, разнесенных на один период измеряемой частоты каждый. Достаточно непрерывно измерять Длительность каждого периода измеряем ого сигнала и затем значения этих длительЫо- стей обработать по формулам 2-5. При этом средний период измеряемого сигнала Тп

можно определить по формуле

Тп

Kn Тэ m n

(7)

35 где Тэ - период генератора эталонной частоты;.

.m - количество периодов усреднения входного( сигнала в одном канале;

п - количество параллельных ка-налов

40 измерения.:

Цель изобретения - упрощение измери- . теля. . -.

Для этого в измеритель, содержащий формирователь импульсов, делитель часто45 ты, первый и второй логические элементы И, RS-триггер, линию задержки, счетчик импульсов, генератор эталонной частоты и ло- гический элемент ИЛИ, дополнительно введены второй формирователь импульсов,

50 третий логический элемент И, второй, Третий, четвертый и пятый логические элементы ИЛИ, второй, третий и четвертый RS-триггеры, логический элемент НЕ и выходной регистр, при этом вход измеряемой

55 частоты, являющийся первым входом устройства, подключен к входу первого фор|йи- рователя импульсов, выход которого последовательно соединенные дели гель; частоты и второй формирователь импульЬов подключен к первому входу третьего логического элемента И, выход которого соединен со входом установки единицы первого RS- триггера, единичный выход которого подключен ко второму входу первого логического элемента И.

Второй вход Пуск устройства соединен с входом установки единицы второго RS-триггера, единичный выход которого соединен с вторым входом третьего логического элемента И, а вход сброса второго RS-триггера соединен с выходом первого логического элемента ИЛИ, первый вход которого является третьим входом Стоп устройства, а второй вход подключен к четвертому входу Сброс устройства и одновременно объединен с вторыми входами второго, третьего, четвертого и пятого логических элементов ИЛИ.

Первый вход первого логического элемента И подсоединен к выходу логического элемента НЕ, вход которого объединен с первым входом второго логического элемента И и подключен к генератору эталонной частоты.

Выход первого логического элемента И подключен к линии задержки, первый выход которой подключен к первому входу третьего логического элемента ИЛИ, второй выход - к второму входу выходного регистра, третий выход- к объединенному первому входу четвертого логического элемента ИЛИ и входу установки единицы четвертого RS- триггера, четвертый выход подключен к объ- единенным первому входу второго логического элемента ИЛИ и входу установки единицы третьего RS-триггера.

Выход третьего RS-триггера подключен ко второму входу второго логического элемента И, выход которого подключен к первому входу счетчика импульсов, выходы которого соединены с первыми входами выходного регистра, выходы которого соединены с первыми выходами кода периода устройства.

В ыход четвертого логического элемента ИЛИ подключен ко второму входу счетчика импульсов.

Пятый вход сброса готовности устройства подключен к первому входу пятого элемента ИЛИ, выход которого подключен к входу сброса четвертого RS-триггера, единичный выход которого соединён с вторым выходом готовности устройства.

Действительно, в предлагаемом устройстве рост числа каналов п не приводит к увеличению аппаратных затрат, т.к. он учитывается только в формулах 3, 4, 5 и 7, в соответствии с которыми работает предлагаемое устройство. При этом изменение числа периодов усреднения m также не оказывает влияния на аппаратное построение предлагаемого устройства.

Кроме того, рост числа каналов п не приводит к росту частоты и уменьшению 5 длительности импульсов генератора эталонной частоты и не ужесточает требования к построению линии задержки и счетчика импульсов.

На чертеже дана структурная схема

0 предлагаемого устройства.

Цифровой измеритель периода содержит формирователь 1, делитель частоты 2, формирователь импульса 3, логические элементы И 4, 8 и 10, генератор 5 эталонной

5 частоты, логический элемент НЕ 6, RS-триг- геры 7, 14, 17 и 20, линию задержки 9, счетчик импульсов 11. выходной регистр 12, логические элементы ИЛИ 13, 15, 16, 18 и 19. Устройство работает следующим обра0 зом. .. .

Начальный сброс устройства осуществляется по пятому входу сброса. При этом RS-триггеры 7, 14 и 17 устанавливаются в состояния, запрещающие прохождение им5 пульсов через логические элементы И 8, 10. и 4 соответственно. На выходе RS-триггера 20 отсутствует сигнал готовности.

Входной сигнал, период которого подлежит измерению, поступает на вход фор0 мирователя 1, осуществляющего преобразование входного сигнала в последовательность прямоугольных импульсов. Преобразование осуществляется в моменты перехода смеси сигнала и шума через порог

5 срабатывания формирователя 1.

Прямоугольные импульсы с выхода формирователя 1 поступают на вход делителя частоты 2, с выхода которого поделенная в 1 раз входная частота поступает на вход

0 формирователя импульсов 3. Формирователь импульсов 3 по одному из перепадов сигнала с делителя частоты 2 формирует короткие импульсы, длительность которых должна быть меньше двукратной величины

5 времени задержки между соседними выводами линии задержки 9.

Эти импульсы поступают на вход логического элемента И 4, закрытого запрещающим потенциалом с выхода RS-триггера 17.

0 Сигнал Пуск с второго входа устройства устанавливает RS-триггер 17 в единичное состояние, разрешая прохождение импульсов через логический элемент И 4 на вход установки единицы RS-триггера 7.

5Импудьс с выхода логического элемента И 4 устанавливает RS-триггер 7 в единичное . состояние, разрешая прохождение сигнала через логический элемент И 8. В момент времени между двумя импульсами с генератора 5 эталонной частоты сигнал с логического элемента НЕ 6 проходит логический элемент И 8 и поступает на линию задержки 9.

Величина времени задержки между выводами двух соседних каналов линии задержки 9 составляет t. Время задержки изменяется от 0 для первого канала до 3t для четвертого канала. Значение t выбирается больше времени окончания переходных процессов в счетчике импульсов 11, но не менее чем в 5 раз меньше периода следования импульсов с генератора 5.

Сигнал с первого вывода линии задержки 9 через логический элемент ИЛИ 13 сбрасывает RS-триггер 14 (при пуске работы устройства подтверждает сброшенное состояние этого триггера), запрещая прохождение импульсов с генератора эталонной частоты 5 через логический элемент И 10 на вход счетчика импульсов 11.

Сигнал с второго вывода линии задержки 9 переписывает содержимое счетчика импульсов 11 в выходной регистр 12.

Сигнал с третьего вывода линии задержки 9 через логический элемент ИЛИ 15 сбрасывает счетчик импульсов 11, подгртав: ливая его к счету длительности следующего периода поделенной входной частоты, и устанавливает RS-триггер 20 в единичное состояние, формируя сигнал готовности на втором выходе устройства.

Сигнал с четвертого вывода линии задержки 9 через логический элемент ИЛИ 18 сбрасывает RS-триггер 7 и устанавливает в единицу RS-триггер 14, разрешая счет импульсов с генератора эталонной частоты 5 счетчиком импульсов 11 через логический элемент И 10.

При этом процесс счета длительности периода поделенной входной частоты продолжается вновь.

Из приведенного описания видно, что при пуске устройства первое считывание состояния счетчика импульсов 11 будет содержать нули ив дальнейшей обработке не участвует.

Останов работы устройства осуществляется сигналом с третьего входа Стоп устройства через логический элемент ИЛИ 16 путем сброса RS-триггера 17, запрещая прохождение сигналов через логический элемент И 4.

Обработка кодов, характеризующих длительности периодов поделенной входной частоты, по формулам 3, 4, 5 и7 осуществляется вычислительным устройством, которое не влияет на работу предлагаемого устройства, может не входить в его состав и поэтому здесь не рассматривается. В качестве вычислительного устройства может, например, быть использована ЭВМ, управляющая работой информационно-измерительр ной системы, в состав которой може} входить предлагаемое устройство и для KOL

торой расчет периода входного сигнала может быть одной из Mj-югих функций.

По сигналу готовности на втором выходе устройства вычислитель считывает код с выходного регистра 12, эквивалентный длительности периода входной частоты, и формирует на пятом входе устройства сигнал сброса готовности.

Рассмотрим назначение делителя частоты 2. При .большой частоте входного сигнала требуется большое быстродействие вычислителя, т.к. расчет необходимо проводить для каждого периода измеряемого сигнала либо иметь определенный объем свободной памяти для записи кодов периодов с целью их последующей обработки. ; Для снижения требуемого быстродействия вычислителя вводится делитель частоты 2, который понижает частоту формирования сигналов готовности, Тогда период формирования сигналов; готовности составит

Тг

TV

(8)

где Тх - период входного измеряемого сигнала;- -. . .

Г- коэффициент деления частоты дели- теля 2. ..:..:, При этом временной сдвиг между i-ым и i+i каналами составит I период входной частоты, Такой разнос увеличит помехоустойчивость предлагаемого устройства (помета на входе формирователя 1, превышающая по длительности период входного сигнала, исказит длительность в одном из п каналов и не затронет последующий), но и увеличат погрешность преобразования за счет сокращения числа усредняемых периодов m при заданной длительности цикла одного усреД- нения Туе либо потребует увеличения длительности Туе. .:

При наличии резервов по быстродейс|т- вию или объему памяти вычислительного устройства делитель частоты 2 может ме использоваться.. . ,

В результате введения делителя частр- ты 2 расчетные формулы примут следующий

ВИД..-; Л - . ;

1). При сохранении заданного количест- ва периодов усреднения m: . :

т

К8 Ј пК,

(9);

I п

rrf + n - 1 Kc Ј (m +n i)Kj, (10)

I m + 1

Tyc m +(n - 1)l

2). При сохранении заданной длительности цикла одного усреднения Тус справедливы формулы 9 и 10, но значение т1 будет определяться следующим образом.

m О m -(n -I)

rn -

mO

Значение периода входного измеряемого сигнала можно определить по формуле

Тп -

. m О n

. Значения m, n и I должны подбираться так, чтобы деление в формулах 11 и 14 проводилось без остатка. Кроме того, должно выполняться неравенство

.

Таким образом, предполагаемое устройство позволяет уменьшить и n раз составляющие .погрешности, обусловленные как дискретностью генератора эталонной частоты, так и наличием шумоп на входе формирователя 1, что существенно повышает точность измерителя без увеличения аппаратных затрат с ростом числа n параллельных каналов. Кроме того, произошло упрощение устройства за счет исключения сложного в реализации узла многоотводной линии задержки и быстродействующего счетчика импульсов.

Формула, изобретения

Цифровой измеритель периода, содержащий формирователь импульсоз. делитель частоты, линию задержки, генератор эталонной частоты, логический элемент ИЛИ, счетчик импульсов, RS-триггер. первый и второй логические, элементы И, при этом вход формирователя импульсов является первым входом измеряемой частоты измерителя, а его выход соединен со входом делителя частоты, отличающийся тем, что, с целью упрощения измерителя, в него введены второй формирователь импульсов.

третий логический элемент И, второй, третий, четвертый и пятый логические элементы ИЛИ, второй, третий и четвертый RS-триггеры, логический элемент НЕ и вы- 5 ходной регистр, при этом выход делителя частоты через формирователь импульсов подключен к первому входу третьего логического элемента И, выход которого соединен с входом установки единицы пераого RS10 триггера, единичный выход которого подключен к второму входу первого логического элемента И, второй вход пуска измерителя соедин&н с входом установки единицы второго RS-триггера, единичный выход которо15 го соединен с вторым входом третьего логического элемента И, а вход сброса второго RS-триггера соединен с выходом первого логического элемента ИЛИ, первый вход которого является третьим входом

20 Стоп измерителя, а второй вход подключен к четвертому входу Сброс измерителя и одновременно объединен с вторыми входами второго,третьего, четвертого и пятого логических элементов ИЛИ, соответствен25 но, первый вход первого логического элемента И подсоединен к генератору эталонной частоты через логический элемент НЕ, выход генератора эталонной частоты одновременно подсоединен к первому

30 входу второго логического элемента И, выход первого логического элемента И подсоединен к линии задержки, первый выход которой подсоединен к первому входу третьего логического элемента ИЛИ, второй

35 выходлинии задержки подключен к второму входу выходного регистра, третий выход линии задержки подсоединен к объединенным первому входу четвертого логического элемента ИЛИ и входу установки единицы чет40 вертого RS-триггера, четвертый выход линии задержки .подключен к объединенным первому входу второго логического элемента ИЛИ и входу установки единицы третьего RS-триггера, выход которого под45 ключей к второму входу второго логического элемента И, выход второго логического элемента И подключен к первому счетному входу счетчика импульсов, выходы которого соединены с первыми входами выходного

50 регистра, выходы которого являются первыми входами кода периода измерителя, выход четвертого логического элемента ИЛИ подключен к второму входу Сброс счетчика импульсов, пятый вход сброса готовности

55 измерителя подключен к первому входу пятого логического элемента ИЛИ, выход которого подключен к входу сброса четвертого RS-триггера, при этом его единичный выход является вторым выходом готовности измерителя.

Изобретение относится к импульсной технике и может быть использовано при создании высокоточных измерителей периода электрических сигналов. Цифровой измеритель содержит формирователи импульсов 1 и 3, делитель частоты 2, логические элементы И 4, 8 и Ю, генератор импульсов 5, логический элемент НЕ 6, RS-триггеры 7, 14, 17 и 20, линию задержки 9, счетчик импульсов, выходной регистр 12, логические элементы ИЛИ 13, 15, 16, 18 и 19. 1 ил.