Дельта-модулятор для передачи речевых сигналов Советский патент 1993 года по МПК H03M3/02 

Ило р зтсни относится к электросвязи и MIVM-M Г)ыгь использовано в системах пе- родлчи речевых сигналов с дельта-модуляцией (ДМ).

Цель изобретения - уменьшение шумов R ппузах речи преобразуемых (дельта-моду- пированных) сигналов за счет стабилизации режима холостого хода дельта-модуляторов.

На фиг. 1 представлена функциональная схема дельта-модулятора для передачи речевых сигналов: на фиг. 2 - функциональная схема цифрового детектора уровня.

Дельта-модулятор включает блок сравнения 1, формирователь 2 цифровых сигналов, амплитудно-импульсный модулятор 3, основной интегратор 4, цифровой детектор уровня 5, интегратор сигнала уровня 6, интегратор компенсации постоянного напряжения 7, аналоговый ключ 8, пороговое устройство 9, дополнительный интегратор 10. а цифровой детектор уровня (фиг. 2) выполнен на регистре сдвига 11, элементе ИЛИ-НЕ 12, элементах И 13, ИЛИ 14, элементах И 15, 16, ИЛИ 17, НЕ.18, регистре сдвига 19 и элементе ИЛИ 20.

На фиг, 1 представлена функциональная схема дельта-модулятора с компандиро- вэнием, которая в отличие от линейных дельта-модуляторов обладает рядом известных преимуществ и находит широкое практические применение. Однако-в режиме холостого хода, т.е. в паузах речи, дельта-модуляторы с компандированием работают в режиме линейной дельта-модуляции с постоянным начальным шагом квантования. Поэтому применение двойных интеграторов в схемах дельта-демодуляторов как при линейной, так и при компанди- руемой дельта-модуляции для увеличения отношения сигнал/шум квантования копии y(t) сигнала требует стабилизации режима холостого хода дельта-модулятора в паузах речи. Предлагаемое решение может быть использовано как при линейной АД, так и при дельта-модуляции с компандированием.

Рассмотрим работу схемы устройства в соответствии с его функциональной схемой фи г. 1 и функциональной схемой реализации цифрового детектора уровня фиг. 2.

Входной аналоговый сигнал x(t) поступает на один из двух входов блока сравнения 1, где сравнивается с восстановленной копией y(t) сигнала, поступающего с цепи обратной связи местного дельта-модулятора на второй вход. Если x(t) y(t), на выходе блока сравнения 1 сигнал логической 1, а если y(t) x(t) - сигнал логического О. Блок сравнения реализуется аналоговым

компаратором, ширина переходной зоны которого должна быть в 3-4 раза меньше начального шага квантования дельта-модулятора. Формирователь цифрового сигнала

2с выходного сигнала блока сравнения 1 формирует, в соответствии с тактовой частотой FT, выходной информационный цифровой сигнал. Формирователь цифровых сигналов может быть реализован синхронным D-триггером. С выхода блока цифровой информационный сигнал поступает на цифровой выход устройства и в цепь обратной связи дельта-модулятора на входы цифрового детектора уровня 5, амплитудно-импульсного модулятора 3 и интегратора 7,

Погрешности выполнения узлов схемы служат причинами появления на входе блока сравнения 1 постоянного смещения, которое приводит к преобладанию посылок

одного знака. Это может привести как к нарушению режима холостого хода кодека, так и к появлению на входе блока сравнения 1 постоянного смещения. Для устранения указанного явления в состав дельта-модулятора введен интегратор 7, создающий компенсирующее постоянное напряжение в случае преобладания посылок одного знака. Постоянная времени интегратора 7 Т 0,2 + 0,5с.

Амплитудно-импульсный модулятор 3, основной интегратор 4, цифровой детектор уровня 5 и интегратор сигнала уровня 6 составляют схему местного дельта-демодулятора,-которая включена в цепь обратной связи

дельта-модулятора. В дельта-модуляторе на основе анализа структуры цифрового выход- . ного сигнала осуществляется компрессия речевого аналогового сигнала x(t).

Практически в рассматриваемом устройстве компрессия осуществляется за счет экепандирования в цепи обратной связи (местном дельта-демодуляторе) при восстановлении копии y(t) входного сигнала из выходного цифрового дельта-сигнала. При

увеличении крутизны входного аналогового сигнала в цифровом дельта-сигнале на выходе формирователей 2 появляются пачки из четырех и более однородных символов. Цифровой детектор уровня 5 выделяет пачки из 4

и более однородных символов и с его первого выхода они поступают на интегратор сигнала уровня 6. Таким образом, формируется сигнал, определяющий уровень сигнала амплитудно-импульсной модуляции. На основе

этого сигнала уровня и по выходному цифровому сигналу, поступающему на вход ампли- тудно-импульсного модулятора 3, формируется амплитудно-модулированный импульсный сигнал, из которого в схеме ос

новного интегратора 4 восстанавливается сигнал копии y(t). Таким образом, рост крутизны входного аналогового сигнала ведет к увеличению плотности пачек в выходном цифровом сигнале, что приводит к увеличе- нию сигнала уровня на управляющем входе блока 3 и, соответственно, к увеличению шага квантования дельта-модулятора. Такое компандирование, с изменением шага квантования на основе анализа выходного сигнала, позволяет дельта-модулятору вести преобразование речевых сигналов с более широким динамическим диапазоном, чем дельта-модулятору без компандирова- ния.

На основе машинного моделирования 1 выявлено, что при преобразовании речевых сигналов с FT 32 + 128 кГц оптимальное число однородных символов в пачке цифрового дельта-сигнала, при котором следует начинать компандирование, равно 4. Анализ выходного цифрового дельта-сигнала и выделение пачек однородных посылок происходит в цифровом детекторе уровня 5, подробная функциональная схема которого представлена на фиг. 2. Цифровой информационный дельта-сигнал поступает на четы- оехоазоядный регистр сдвига 11, где в соответствии с FT сдвигается по разрядам регистра и, если на выходах четырех разря- дов появляются однородные посылки, на выходе элемента ИЛИ 17 появляется сигнал логической единицы. Следовательно, на выходе элемента ИЛИ 17 выделяются пачки однородных символов цифрового дельта- сигнала в виде пачек логических 1, укороченные на три символа. Тр.ехразрядный регистр сдвига совместно с элементом ИЛ И 20 восстанавливает первоначальную длительность пачки, прибавляя к ней три сим- вола логической V. Таким образом, на основном выходе блока 5 получается сигнал выделенных пачек в виде логических 1, на основе которого и формируется интегратором 6 сигнал управления уровнем амплитуд- но-импульсной модуляции,

В цифровом детекторе уровня 5 по выходному цифровому дельта-сигналу ведется анализ на присутствие речевого фрагмента или паузы на аналоговом входе дельта-мо- дулятора. Анализ ведется по наличию в цифровом дельта-сигнале пачек из Np 3 и более однородных посылок. Этот выбор сделан по следующим соображениям. Оптимальной паузой последовательностью для дельта-модуляции является цифровая последовательность чередующихся символов нулей и единиц. Также допустимой является паузная последовательность чередующихся сдвоенных символов нулей и единиц. Поэтому Np должно быть 2. С другой стороны при увеличении Np уменьшается диапазон уровней входного сигнала, в котором дельта-мо- дуляция осуществляется с двойным интегрированием, т.е. с минимальным уровнем шумов квантования. Поэтому оптимальным является выбор Np 3.

В цифровом детекторе уровня (фиг. 2) пачки из 3-х и более однородных посылок выделяются схемой регистра сдвига 11 с помощью элементов И 15 и ИЛИ-НЕ 12, а на выходе элемента ИЛИ 14 получаем последовательность выделенных из цифрового дельта-сигнала пачек трёх и более однородных символов в виде логических 1. Пачки при этом получаются укороченные на два символа. Выход элемента ИЛИ 14 и является дополнительным выходом цифрового детектора уровня. Получаемая цифровая последовательность с дополнительного выхода блока 5 поступает на дополнительный интегратор 10, который и формирует уровень активности (присутствия речевого фрагмента на аналоговом входе) или паузы. Постоянная времени гю интегратора 10 должна быть такой, чтобы не воспринимались как паузы межслоговые интервалы в речевом фрагменте (по. Юме). На основа- нии сигнала, сформированного дополнительным интегратором, пороговое устройство 9 принимает решение об активности или паузе и управляет работой аналогового ключа 8, который включает или выключает цепь интегрирования R 1, R 2, С 1 основного интегратора 4. Так, если сформирован уровень на выходе дополнительного интегратора 10 выше порогового уровня активности, на выходе порогового устройства сформирован сигнал логической 1, который также присутствует на управляющем входе аналогового ключа 8, при этом последний замкнут и цепочка R 2, С 1 соединена с общей шиной, что соответствует режиму двойного интегрирования схемы 4.

В паузах на интегратор 10 не поступают пачки выделенных однородных символов, а следовательно, и уровень сигнала на входе порогового устройства 9 соответствует режиму паузы, т.е. он ниже порогового уровня. На выходе порогового устройства 9 сигнал логического О и ключ 8 разомкнут. Схема основного интегратора 4 при этом становится одинарным интегратором, включающим элементы R 1, R 3 и С 2.

Дополнительный интегратор 10 легко реализуется на R С элементах. Пороговое устройство 9 может быть реализовано аналоговым компаратором, на отрицательный вход которого подается пороговый уровень

активности, заданный от средней точки переменного резистора, включенного между шиной напряжения питания схемы и общей шиной, Пороговый уровень может быть выбран как:

II n l 1П0 05°Д

Un U.I 1U

где Анач начальный шаг квантования дельта-модулятора:

fi 1/2 ji(R + Рз)С2 (для схемы основного интегратора фиг. 1);

ОД - диапазон изменения шага квантования в дБ.

Таким образом, в предлагаемом устройстве реализуется режим дельта-модуляции с одинарным интегрированием в продолжение речевых пауз и режим дельта-модуляции с двойным интегрированием при

поступлении на вход речевых фрагментов. Такое решение позволяет стабилизировать режим холостого хода дельта-модулятора в паузах речи, что приводит к уменьшению

шумов в паузах на выходе дельта-демодулятора на принимающей стороне. Тем самым повышается помехозащищенность связи.

Дельта-демодулятор на принимающей стороне аналогичен дельта-демодулятору в

цепи обратной связи дельта-модулятора (местному дельта-демодулятору) и включает амплитудно-импульсный модулятор 3, основной интегратор 4, цифровой детектор уровня 5 и интегратор сигнала уровня 6.

Кроме того, на принимающей стороне на выходе дельта-демодулятора, для улучшения отношения сигнал/шум, включают фильтр нижних частот.

Изобретение относится к Электросвязи и может использоваться в цифровых системах передачи речевых сигналов для анало- го-цифрового преобразования методом дельта-модуляции. Устройство позволяет в паузах речи увеличивать начальный шаг квантования, что стабилизирует его режим холостого хода и уменьшает шумы 8 паузах FT речи при дельта-модуляции. Это достигается тем, что по выходной цифровой информационной .последовательности при помощи цифрового детектора уровня 5, дополнительного интегратора 10, порогового устройства 9 ведется анализ на активность и на основе анализа происходит переключение при помощи ключа, основного интегратора 4 на режим работы одинарного интегрирования (речевая пауза) или двойного интегрирования (речерой фрагмент). Это позволяет в дельта-модуляторе, который также включает блок сравнения 1, формирователь цифрового сигнала 2, амплитудно-импульсный модулятор 3, интегратор сигнала уровня 6 и интегратор компенсации постоянного напряжения 7, применять двойное интегриро- вание при речевых фрагментах, что обеспечивает хорошее соотношение сигнал/шум квантования, а одинарное - при речевых паузах, что стабилизирует режим холостого хода дельта-модулятора в паузах речи. 1 з.п. ф-лы, 2 ил. (Л С vj о ел ел ел 45ь

Формула изобретения 1. Дельта-модулятор для передачи речевых сигналов, содержащий формирователь цифровых сигналов, амплитудно-импульсный модулятор,основной интегратор, интегратор сигнала уровня, интегратор компенсации постоянного напряжения, цифровой детектор уровня и блок сравнения, первый вход которого является входной шиной, второй вход соединен с выходами основного интегратора и интегратора компенсации постоянного напряжения, вход основного интегратора соединен с выходом амплитудно-импульсного модулятора, выход блока сравнения соединен с информационным входом формирователя цифровых сигналов, выход которого является выходной шиной и соединен с информационным входом амплитудно-импульсного модулятора, с входом интегратора компенсации постоянного напряжения и с информационным входом цифрового детектора уровня, тактовый вход которого объединен с тактовым входом формирователя цифровых сигналов и является тактовой шиной, первый выход цифрового детектора ;уровня соединен с входом интегратора сигнала уровня, выход которого подключен к входу управления уровнем сигнала амплитудно-импульсного модулятора, отличающийся тем, что, с целью уменьшения шумов в паузах речи преобразуемых сигналов, введены дополнительный интегратор, пороговое устройство и аналоговым ключ,

причем второй выход цифрового детектора уровня соединен с входом дополнительного интегратора, выход которого соединен с входом порогового устройства, выход которого соединен с управляющим входом аналогового ключа, информационный вход которого является общей шиной, выход аналогового ключа соединен с дополнительным входом основного интегратора.

третьего элемента ИЛИ и подключен к выходу третьего элемента И, первый, второй и третий входы которого объединены с первым, вторым и третьим входами элемента ИЛИ-НЕ соответственно, информационный вход второго регистра сдвига является информационным входом детектора, вход синхронизации объединен с входом синхронизации первого регистра сдвига и является тактовым входом детектора, выходы первого и третьего элементов ИЛИ являются соответственно первым и вторым выходами детектора.

Сигнал nevz;

J- 5олее