Устройство для выделения признаков при распознавании случайных сигналов Советский патент 1993 года по МПК G06K9/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания случайных сигналов, в частности, для выделения признаков радиолокационных сигналов при вариациях ширины и смещения их спектра.

Цель изобретения - расширение области применения за счет обеспечения воз- мо жности увеличениякласса распознаваемых сигналов.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг.2 - структурная схема анализатора; на фиг.З - структурная схема блока оценки параметров; на фиг.4 - структурная схема блока для определения экстремальных чисел: на фиг.5 - структурная схема вычислителя; на фиг.б структурная схема шифратора; на фиг.7 - структурная схема блока вычитания; на фиг.8 - пример выполнения структурной схемы узла элементов И; на фиг.9 - пример выполнения структурной схемы элемента сравнения.

Устройство для выделения признаков при распознавании случайных сигналов содержит первый 1 аналого-цифровой преобразователь, первый 2 аналоговый вход устройства, анализатор 3, первый 4 квадратор, первый сумматор 5, второй 6 аналого- цифровой преобразователь, второй 7 аналоговый вход устройства, второй 8 квадратор, второй 9 сумматор, первый 10 регистр, первый 11 блок постоянной памяти, блок 12 оценки параметров, блок 13 определения экстремальных чисел, третий 14 сумXJ

Ю х|

О) Ј

матор, второй блок постоянной памяти, второй 16 регистр, первый 17 и второй 18 счетчики, третий 19 регистр, первый 20, второй 21 и третий 22 элементы задержки, блок 23 вычитания, первый 24-| и второй 24 умножители, схема ИЛИ-НЕ 25, схема НЕ 26, входная шина 27 порога устройства, выходные шины 28i,...,28n, вход синхронизации 29 устройства, вход начальной установки 30 устройства, выход сопровождения выдачи информации 31 устройства.

Анализатор 3 (фиг.2) содержит первую 321 и вторую 322 входные информационные шины, постоянные запоминающие устройства 33i,...,33n, сумматоры 34i,...,34n первой группы, сумматоров 35i,...,35n второй группы, регистров 36i,...,36n первой группы, регистров 37i...,37n второй группы, схем вычисления 38i,,..,38n функции Y Xt2-t-X22, схему НЕ 39, счетчик 40, выходные шины 4.1-к..,,41 п, вход 42 установки, первый 43i и второй 432 тактовые входы.

Блок 12 оценки параметров (фиг.З) содержит входные информационные шины 44i,...,44n, первый 45i и второй 452 вычислительные блоки, первую группу п узлов схем И 46i ,...,46n , вторую группу узлов схем I/I 46i2,...,46n2, первую группу rv-.l схем ИЛИ 47i1,...,47(n-i) , вторую группу (п-1) схем ИЛИ 47i2,...,47(jvl}2, входы порога 49, входную шину 50i,...,50n номера канала, первую 511 и вторую 512 выходные информационные шины..

Блок 13 для определения экстремальных чисел (фиг.4) содержит п входных информационных шин 52i,...,52n, (n-1) групп схем сравнения 53 ,...53П , причем 1-я группа схем сравнения 531 состоит из I схем сравнения 531 ,...53i соответственно, п элементов И 54i,...,54n, выходную шину 55i;...,55n.

Каждый из вычислительных блоков 451 и 45(фиг,5) содержит п входных информационных шин 56i,...,56n, (n-1) сумматоров 571,...,57(п-1)(п-1)схем сравнения 58т,.,.,58(п-1), схему 59 шифрования, выходную Шину 60 вычислительного блока, входную шину порога 61 вычислительного блока. Входная шина порога 61 вычислительного блока является первыми входами (п-1) схем сравнения 58г,...,58(п-1). Выходы (п-1) схем сравнения 58i,...,58(n-i) являются 1,...,(п-1) входами схемы шифрования 59. Входные информационные шины 56i,...56n соединены соответственно с первым входом первого 57i сумматора, со вторыми входами сумматоров 57i.....57(n-i). Выходы сумматоров 57i,....57(n-i) являются вторыми входами (п-1) схем сравнения 58i,...,58(n-i). Выходы сумматоров 57i,,..,57(n-2) соответственно соединены с первыми входами сумматоров 572,...,57(п-1).

Шифратор (фиг.6) содержит Iog2(n)-1 схем контроля четности 62i,...,62i0g2(n)-i, (n- 1) входов 63i,...63n-i, выходную шину 64i,...,64|0g2(n)-i. Выходная шина 64i,...,64i0g2(n)-i соответственно является выходами 1од2(п)-1 схем контроля четности

62l,...,62|0g2(n)-1 И П/2 ВХОДОМ 63п/2 СХ6МЫ

0 шифрования, j-й вход i-й схемы контроля четности 62, где i 1,2,..,,(log2(n)-1, j 1,2,....((п/2(и))-1 подключен к j входу 63(2Mj) шифратора.

Блок 23 вычитания (фиг.7) содержит

5 шифратор 65, п-разрядный двухвходовый сумматор 66,1-схем НЕ 671,672,...,67i, первая 2-разрядная входная шина 68 блока вычитания, где 68i,,..,682 соответствующие разряды входной шины 68, вторую 1-разрядную

0 входную ш и ну 69, где 691.... ,691 соответствующие разряды входной шины 69 блока вычитания, разрядная выходная шина 70 блока вычитания, где 70i,...,7Qi соответствующие разряды выходной шины 70, при этом

5 первая входная шина 68 соединена соответственно с 2 входами шифратора 65, выходы которого соответственно соединены с первыми входами двухвходового сумматора 66, выходы которого являются 1-разрядной вы0 ходной шиной блока 23 вычитания, кроме того 1-е разряды второй входной шины 68i, где ,2,..., соответственно соединены с входами .i-x схем НЕ 66, выходы которых- являются соответствующими разрядами

5 вторых входов двухвходового сумматора 66.

Узел элементов И 46 (фиг,8) содержит

схему И 71ч,...71ь, первые входы 72i,...,72b,

второй вход 73, выходы 74,...,74ь, при этом

первые входы 72 подключены к первым вхо0 дам j-x схем И 71 j, выходы которых являются выходами 74, где j 1,...,b, кроме того, второй вход 73 подключен ко вторым входам всех схем И 71i,.,.,71b.

Элемент сравнения 53 (фиг.9) содержит

5 каскадное соединение компараторов 75, схему НЕ 76, первую 77 и вторую78 входные шины, первый 79 и второй 80 выходы, причем первая 77 и вторая 78 входные шины соответственно подключены к первым и вто0 рым входам каскадного соединения компараторов 75, выход которого подключен к первому 79 выходу схемы сравнения 53 и входу схемы НЕ 76, выход которой является вторым выходом схемы сравнения 53.

5 Устройство работает следующим образом.

На вход начальной установки 30 устройства подается положительный импульс, который производит начальную установку первого 17и второго 18 счетчиков, цифрового анализатора 3 спектра и первого 10 регистра через схему ИЛИ-НЕ 25, второго 16 и третьего 19 регистров через схему НЕ 26.

На вход синхронизации 29 устройства поступают тактовые импульсы. Первый 17 счетчик работает в режиме обратного счета тактовых импульсов синхронизации устройства, поступающих на счетный вход -1 первого 17 счетчика. Так как отрицательный импульс с выхода заема первого 17 счетчика поступает на вход записи информации первого 17 счетчика, то коэффициент пересчета (модуль пересчета) будет соответствовать коду N на информационных входах первого счетчика 17. В начальный период работы устройства на информационных входах первого 17 счетчика нулевой код, так как второй 16 регистр был ранее установлен, что соответствует минимальному коэффициенту деления, коэффициенту пересчета тактовых импульсов синхронизации устройства первым 17 счетчиком. Второй 18 ечетчик производит счет количества импульсов заема первого 17 счетчика.

.Распознаваемый случайный сигн ал в виде двух квадратурных составляющих аналогового сигнала синфазной ReSbx(t) и квадратурной IMSbx(t) с первого 2 и второго 7 аналоговых входов поступают на входы первого 1 и второго 6 аналого-цифровых преобразователей соответственно, где происходят квантования по уровням и дискретизации во времени выше указанных .аналоговых сигналов, при этом период временной дискретизации прямо пропорционален коэффициенту пересчета первого 17 счетчика, импульсы заема которого поступают на вход синхронизации первого 1 и второго 6 аналого-цифровых преобразователей.;

Первый 4 и второй 8 квадраторы производят возведения в квадрат цифровых отсчетов ReS(n) первого 1 и отсчетов ImS(n) второго 6 аналого-цифровых преобразователей соответственно. Результаты суммирований кодов с выходов первого 4 и второго 8 квадраторов на первом 5 сумматоре .поступают на первые информационные входы второго 9 сумматора, где происходит суммирование с кодами, хранимыми в первом 10 регистре. Код с выходов второго 9 сумматора по фронту импульса с выхода первого 20 элемента задержки, который задерживает импульс заема первого 17 счетчика, запи- сывается в первый 10 регистр. Таким образом, в первом 10 регистре происходит накопление квадрированных Цифровых отсчетов в соответствии с выражением

Р ((ReS(n})2 + (lmS(n))2)

п - 1

Второй 24 умножитель производит ум- ножение кода Р, хранимого в первом регистре 10, на код DC входной шины 27 порога, при этом результат умножения П поступает на входную шину 49 порога вычислительно- .го блока 12.

Цифровые отсчеты с выходов первого 1 и второго б аналого-цифровых преобразова- телей в виде синфазной ReS(n) и квадратурной ImS(n) составляющих поступают на первые и вторые адресные входы первого 11 постоянного запоминающего устройства.

В каждом цикле работы устройства для выделения признаков первый 241 умножитель производит умножение кода Ирг с выхода третьего 19 регистра, содержимое которого Ирг 0 в первом цикле вследствие начальной установки третьего 19 регистра, на коды А{к), выдаваемые с информационных выходов второго 18 счетчика в соответствии с формулой VW-Ирг -A(k),

где k - номер импульса относительно начала

цикла на счетном входе второго 18 счетчика;

Ирг - содержимое третьего 19 регистра;

ip (k) - код на третьем адресном входе

третьего 19 регистра.

Результаты умножений Ц) {k) поступают с выходов первого 24т умножителя на третьи адресные входы первого блока 11 постоянной памяти, который запрогрзмми- рован при изготовлении устройства и производит вычисления табличным способом в соответствии с выражениями:

ReSnp(k) ReS(k) cos(2 л- / (k)/N) + +lmS(k) sin(2 я VOO/N):

ImSnb(k) ImS(k) cos(2 n- /; (k)/N) - -ReS(k) sin(2 к (k)/N), где ReSnp(k)-синфазная составляющая преобразованных отсчетов;

InriSnp(k) - квадратурная составляющая преобразованных отсчетов;

N - количество разрядов третьего адресного входа первого блока постоянной памяти;. . y.(k)- коды на третьем адресном входе первого 11 блока постоянной памяти;

ReS(k)- коды на первом адресном входе .первого 1Т блока постоянной памяти;

lmS(k) - коды на втором адресном входе первого блока 11 постоянной памяти. Таким образом, происходит преобразование цифровых отсчетов с первого 1 и второго 6 аналого-цифровых преобразователей, соответствующее переносу спектра информации в низко-частотную область спектра. При этом в первом цикле перенос спектра не

происходит, что соответствует режиму поиска частоты преобразования.

Вычисленные отсчеты ReSnp(m), ImSnp(m) поступают с первых и вторых информационных выходов первого блока 11 постоянной памяти на первые и вторые информационные входы анализатора 3.

Анализатор 3 спектра работает следующим образом.

В начале циклов работы цифрового анализатора 3 спектра инверсный импульс со входа установки 42 поступает на входы установки гашения регистров 36i,...,36u первой группы, на входы установки гашения регистров 37i,.,.,37n второй группы, через схему НЕ 39 на вход установки счетчика 40, в результате чего регистры 361,...,36п первой группы, регистры 37i,...,37n второй группы и счетчик 40 сбрасываются.

На второй тактовый вход цифрового анализатора 3 спектра поступают импульсы, количество которых подсчитывает счетчик 40... -..

Постоянные запоминающие устройства 33i,...33n. которые запрограммированы при изготовлении устройства по кодам ReSnp(m), ImSnp(m) на первой 321 и второй 322 информационных шинах, состояние счетчика 40 вычисляют табличным способом выходные информационные отсчеты в соответствии с выражениями:

ReXitm) ReVi(m) ReSnp(m) - ImVi(m) ImSnp(m);.

ImXt(iTi) ImVi(m) ReSnp(m) + ReVi(m)

ImSnp(m),

где ReXi(m) - реальная составляющая на первых выходах постоянных запоминающих устройств 33I;

ImXi(m)- мнимая составляющая на вторых выходах постоянных запоминающих устройств 33I;

ReVt(m) - реальная составляющая внутреннего коэффициента постоянного запоминающего устройства 331;

mVi(m) - мнимая составляющая внутреннего коэффициента постоянного запоминающего устройства 331;

ReSnp(m) - синфазная составляющая преобразованных m -ых отсчетов на первых информационных входах цифрового анализатора 3 спектра;

jmSnp(m)- квадратурная составляющая преобразованных гл-х отсчетов на вторых информационных входах цифрового анализатора 3 спектра;

m - коды на информационных выходах первого 17 счетчика.

Реальная ReVi(m) и мнимая ImVi(m) составляющие внутренних коэффициентов блоков 33i формируются таблично в блоках

33i,...,33n равны произведениям функций окон W(m) (например Хемминга, Кайзера, прямоугольного и т.д.) и базисной функции дискретного преобразования Ci(m)(m) ReVi(m)+jlmVi(m) W(m)Ci(m).

Примеры различных окон W(m) приведены ниже.

Окно прямоугольное:

W(m) 1 Окно треугольное:

W(m)1 -(m-1)/n

Окно Хемминга:

W(m) 0,54 + 0,46 cos( я m/n)

Окно Кайзера: W(m) (10(3 лг(1-т/п2))/(10(3 л:)),

гдв1о(2)-1 ((fy/j)2. .. ..

Окно Парзена:

20

W(m)

(2яГ1((1-Я)) для т 0,1...п/2

25

(я)1(1 - -)3 для т п/2 + 1.. .п

Окно Райсса:

W(m) (2 яГ1(1- ..

Окно Пуасона:

,.,/ ч„ гп W(m) ехр - 3 л. -

Окно Блэкмана-Харрмса: W(m) а0 - ai соз(лг т/п + + 02) cos (2 п т/п) - азсоз(3 я т/п), где а0 0,63588; ai 0,4883; az 0,1413; .0117..-..

Базисная функция спектрального преобразования соответствует выражению:

Ce(m) expQ2 пт. ,0 I т -) cos(2 ж--}

т.

()

h

где 1 1,2,...,п; т 1,2,...,п.

По фронту т-х относительно начала

цикла импульсов на первом тактовом входе цифрового анализатора 3 спектра, которые задержаны на элементе задержки 23 по отношению к фронтам импульсов на втором тактовом входе цифрового анализатора 3

спектра, результаты суммирований сумматорами 34i,...,34n первой группы кодов цифровых отсчетов с первых выходов постоянных запоминающих устройств 33i,...,33n с содержимыми соответствующих

регистров 36i,...,36n первой группы записываются в регистры 36i,...,36n первой группы, а результаты суммирований сумматорами 35i,...,35n второй группы кодов цифровых отсчетов со вторых выходов постоянных запоминающих устройств 33ь,..,33п с содержимыми соответствующих регистров 37i,...,37n второй группы записываются в регистрах 37i,...,37n второй группы.

Таким образом, в регистрах 36i,...,36n первой группы и регистрах 37i,...,37n второй группы происходят вычисления реальных ReYi и мнимых ImYi составляющих дискретного спектра:

nn

ReYi 2 ReXi(m) Ј (ReVi(m)

m 1m 1 ReSnp(m) - ImVi(m) ImSnp(m);

ImYi - Ј ImXi(m) J (ImVi(m)

m 1m - 1 ReSnp(m) - ReSnp(m) + ReVi(m) ImSnp(m), где I 1,2,...,n.

Реальная ReYi и мнимая ImYi составляющие дискретного спектра поступают на первые и вторые адресные входы схем 38i,...,38n вычисления функц ии Y Xi2 л- Ха2, где. вычисляют:

Yi2 ReYi2 + ImYi2. где I 1,2,...,n.

Блок для определения экстремальных чисел работает следующим образом.

Коды чисел одновременно подаются на входы 52i, 522,...,52П, при этом на вход 52i подается код. соответствующий числу XL Затем одновременно все схемы сравнения двух чисел вырабатывают двоичные признаки попарного сравнения двух входных чисел на выходах и , которые являются первыми и вторыми выходами схем сравнения.

. Поскольку вход 521 связан с первым входом схем сравнения (1-1)-й группы, а.вход 52j - с вторым входом каждой j-й схемы сравнения всех групп схем сравнения, то сигнал, вырабатываемый на выходах схемы сравне- ния двух чисел 53/ . т.е. j-й схемы сравнения, (1-1)-й группы, представляется выражением для первого выхода:

Яи s-gn(Xi-i - Xj) .(8) для второго выхода:

9jM /V:1 (9) где Хи и Х)-(ы)-е и j-e входное число соответственно; I.J §Ё1-, п-1, (п-1)ри эт« абривиатура s gn, « исывающая «т р«изв« ьа«г« Z выражеаие :

{ , если2 0

sgn(Z) . (10) ( 0, если7 0

Из выражений (8) и (9) следует, что если Хы Xj, то на первом и втором выходах схемы сравнения 53jM будут уровни, соответствующие логическому О и 1, что соответствует приоритету чисел с меньшими

номерами, т.е. числа X) над числом Хи. где

(И).

Сравнение числа Xi, соответствующего входу 52|, с числом Xi,...,Xn, кроме Xi, соответствующие входам 52i,...,52n, кроме 52, происходит на 1 ...(1-1) схемах сравнения (1-1) группы и в I схеме сравнения l...(k-1) групп.

Так как сравниваемое число X подается на первые входы 1...(1-1) схем 53iM...52i-i 1 сравнения (1-1)-й группы и вторые входы 1-х схем 53г..53|п сравнения 1...{п-1) групп, то число xi максимально, когда появляются единицы на первом выходе 1„,(М) схем 531И...53|-1М сравнения (1-1)-й группы и появляются единицы на втором в ыходе 1-х схем 53i ... сравнения 1...(п-1) групп, которые, поступают на схему В 54|. в результате чего на l-м выходе 55| устройства появляется единичный сигнал.

Следовательно, номера всех максимальных чисел из данного входного набора чисел определяется из условия 1 - 1

imax(0 I Sgn 2)

. + n-21 qi -(n-i)- 01)

Блок 12 оценки параметров работает следующим образом.

На входы первых 47r1,...,47n-i1 и вторых 47i ,..„47п-1 элементов ИЛИ поступают номера каналов максимальных значений спектра со входов 50i,...,50n входной шины номера канала, которые определяют логические уровни на В на выходах первых 47г схем ИЛИ и логические уровни В на выходах вторых 47j схем ИЛИ, где , п-1 в соответствии с выражениями:

J-1

Bi1 ... ЛАн-t; В|2 А)+1/ Ак2Л../Ап.

(12)

где AI - логический уровень на входе 50 номера канала;

Bj -логический уровень на выходе первого 47 элемента ИЛИ;

Bj - логический уровень на выходе второго 472 элемента ИЛИ;

I - номер схемы ИЛИ (, n-1);

А знак логической дизъюнкции логического сложения, логического ИЛИ.

Как следует из выражения (12), на входах первых 46i1,....46n и вторых 46i2,...,46n2 групп всех узлов схем И значения В/, где 1,(n-l), , 2, при А 1 соответствуют выражению:

0, при + 1 1, при i + 1. (13)

схемах 556 рТ 6. 556 РТ 7. либо М1623 РТ1А, М1623 РТ16.

Типовая схема подключения микросхемы 556 РТ7 предусматривает подачу на входы VO, V1, V2 с шины питания соответственно кода 011, что определяет выдачу данных с микросхемы.

Адресные входы микросхем разбиваются на группы по количеству входов, используемых в вышеназванных блоках, при этом адресные входы микросхем относящихся к заданной группе являются разрядами соответствующих входов блоков. При изготовлении выше названных блоков производят программирование, т.е. запись информации, в соответствии с выражениями, приведенными в описании заявки, для вышеназванных блоков.

Каскадное соединение компараторов 75 приведено на рис.9-24. стр.147, Зельдин Е.А., Цифровые интегральные микросхемы в . информационно-измерительной аппаратуре, Л., Энергоэтомиздат, 1986. При этом на входы наращивания подаются уровни логических нулей, первыми и вторыми входами каскадного соединения компараторов являются входы А1 - А19, В1 - В19. а выходом - .

Первый 17 и второй 18 счетчики, счетчик 40 цифрового анализатора 3 спектра могут быть реализованы, например, последова тельным либо параллельным включением счетчиков К 155 ИЕ 7. При этом входы С всех счетчиков объединены и являются входом записи информации для первого 17 счетчика, если вход С не используется, то он подключен к лог.1. Выше указанные счетчики могут работать в прямом или обратном направлении счета, а поэтому в счетчиках, предложенного устройства можно использовать одно из направлений счета.

Входы Д1, Д2, Д4, Д8 первого, второго и т.д. счетчиков, показанных на рис.11-13а,б. А.Е.Зельдин, Цифровые интегральные микросхемы в информационно-измерительной аппаратуре, Энергоатомиздат, 1986 г., являются группой информационных входов счетчика 17, при этом для остальных счетчиков на информационные входы могут быть поданы коды с шины питания, например, код 00...О в случае прямого счета и код 111...1 в случае обратного направления счета, где О - общий, 1 - напряжение питания микросхемы. При использовании прямого счета вход +1 является счетным входом счетчика, на вход -1 выдается уровень логической единицы, вход подключен к питанию.микросхем. При использовании обратного счета вход -1 является счетным входом счетчика, на вход +1 выдается уровень логической

единицы (вход подключен к напряжению питания микросхемы).

Входы R являются входом установки счетчика.

Первый 10. второй 16 и третий 19 регистры, регистры 36i,...,36n первой группы и регистры 37i,....37n второй группы могут быть реализованы на d параллельно включенных регистрах 533 ИР16 или К155 ИР13.

0Величина определяется по формуле: d А/В, d 1,...,N целое число, округленное в большую сторону, где А - общее количество входов, необходимых в регистрах устройства, В - количество информационных входов

5 в типовом регистре 533 ИР16 или К155 ИР13.

Входами записи регистров являются входы синхронизации всех регистров. Информационными входами регистров явля0 ются входы D 1 ,D2,D2,...,d регистров 533ИР16или К155ИР13, а информационными выходами 01, 02, 03,... . Кроме того, на входы S1, S2, DR, DL микросхем К155ИР13 и на входы V, W всех регистров 533 ИР16

5 подаются сигналы логической единицы. Входами установки (гашения) регистров являются входы R всех d регистров.

Первый 5, второй 9, третий 14 сумматоры, сумматоры 34i,...,34n первой группы,

0 сумматоры 35,...35п второй группы, сумматоры 57i,...,57n-i, 66 могут быть реализованы в соответствии с рис.9-8 стр.128. Е.А.Зельдин, Цифровые интегральные микросхемы в информационно-измерительной аппарату5 ре, Энергоатомиздат, 1986 г., либо на мик росхемах К155ИМЗ, при этом в случае использований нескольких микросхем выход переноса Р4 микросхем с младшими разрядами подключены ко входу РО следу0 ющей микросхемы.

Примером схем контроля четности 62i,...,62|0g2(n-i) могут быть микросхемы 564СА1.

Первый 1 и второй 6 аналого-цифровые

5 преобразователи ЦАП могут быть построены в соответствии с зналого-цифровым пре- образователем по а.с.СССР № 1363453, кл. Н 03 М 1/00 от 30.12.87, бюл.№ 48. Напряжение Don подается с входа питания микро0 схем на вход бланкирования подается уровень логической единицы с шин питания микросхем, ивх - аналоговый вход АЦП, выходами АЦП являются выходы элементов И блока бланкирования. F0n - вход синхрони5 зации АЦП.

Первый 20, второй 21 и третий 22 элементы задержки могут быть реализованы на известном одновибраторе.

Так как в устройстве в качестве информативных признаков служат оценки дискретных спектральных коэффициентов Фурье, то для классификации многомерных нормальных совокупностей может быть рассмотрен логарифм выражения правдоподобия .Е|. Таким образом,

EI 3 (а Додз, УО) (Доъ, ufc

Mi (Ас, (ад) § (а Даъ, оъ) - 1

-lii (Дто,) + 2 tn de Mi (Aofc,coa)

где Mi (Додэ, Уд) матрица ковариаций;

Si (Aofc, ) - вектор математических ожиданий:

Si (а ДйЫУо) - вектор оценок спектральных коэффициентов; . .

t - номер распознаваемого класса; 2 - масштабный коэффициент сжатия спектра; ... Wo - минимальная граничная чистота спектра;

А Од) - шаг дискретизации эталонов; сад - минимальная граничная частота эталонов.

Спектральные коэффициенты Фурье оцениваются так, что величина аДгД; const, то есть выбирается обратно пропорционально масштабному коэффициенту сжатия спектра а, а ш0 WH - 0, где сип нижняя составляющая спектра сигнала. - оцененная нижняя составляющая спектра сигнала, поэтому оценки спектральных коэффициентов инвариантны к смешению и изменению эффективной ширины спектра. Поэтому для данного устройства количество эталонов вектора (Дм0, wd) ai и матрицы Mi (A w0. (д) MI может быть уменьшено за

0

5

0

5

0 5

счет хранения эталонов at и MI лишь для фиксированных значений параметров (AftAj, tod)..

При этом в устройстве признаки формируются так, что нахождение номера класса I .« 1, М должно производиться только нахождением максимального значения вычисленного логарифма правдоподобия In Wi. В известных устройствах вычисление логарифма правдоподобия InWi для фиксированных (АйЪ, (л)д) приводит к ошибкам распознавания, т.к. матрица ковариаций и вектор математических ожиданий оказываются не соответствующими оценкам спектральных коэффициентов в заданном классе. Таким образом, при фиксированных матрице ковариаций и векторе математических ожиданий возможно распознавание сигналов с различным сдвигом и эффективной шириной спектра, т.е. происходит расширение класса распознаваемых сигналов за счет инвариантности к смещению и изменению эффективной ширины спектра,

При использовании сигналов с полосами частот . .тах ДЛЯ бвЗОШИбочного восстановления сигнала при вычислении периода дискретизации необходимо в соответствии с теоремой Котель1 никова использовать максимальную полосу частот и при этом количество спектральных коэффицентов, приходящихся на полосу частот, должно быть аналогично равно количеству классифицируемых признаков. Однако. в связи с инвариантностью устройства к изменению эффективной ширины спектра, количество требуемых признаков

Л max

уменьшается в -г-- раз.

.т1п .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания случайных сигналов, в частности для выделения признаков радиолокационных сигналов при вариациях ширины и смещения их спектра. Цель изобретения - расширение области применения за счет обеспечения возможности увеличения класса распознаваемых сигналов. Цель достигается введением в известное устройство второго аналого-цифрового преобразователя, второго квадратора, второго сумматора, регистра, блока оценки параметров, блока определения экстремальных чисел, третьего сумматора, второго блока постоянной памяти, второго регистра, двух счетчиков. третьего регистра, трех элементов задержки, блока вычитания, второго умножителя, элемента ИЛИ-НЕ, элемента НЕ. 5 з.п.ф-лы, 9 ил. ел

Формула изобретения 1. Устройство для выделения признаков при распознавании случайных сигналов, содержащее первый аналого-цифровой преобразователь, анализатор, первый квадратор, первый сумматор, первый блок постоянной памяти, первый умножитель, информационный вход аналого-цифрового преобразователя является первым информационным входом устройства, группа выходов аналого-цифрового преобразователя соединена с группой информационных входов первого квадратора, группа выходов которого соединена с первой группой информационных входов первого сумматора, отличающееся тем, что, с целью расширения области применения за счет обеспечения возможности увеличения класса распознаваемых сигналов, в устройство введены второй аналого-цифровой преобразователь, второй квадратор, второй сумматор, первый регистр, блок оценки параметров, блок определения экстремальных чисел, третий сумматор, второй блок постоянной памяти, второй регистр, первый и второй счетчики, третий регистр, первый, второй и третий элементы задержки, блок вычитания, второй умножитель, элемент ИЛИ-НЕ, элемент НЕ. информационный вход второго аналого-цифрового преобразователя является вторым информационным входом устройства, выход второго ана- лого-цифрового преобразователя соединен с информационным входом второго квадратора, выход которого соединен с вторым информационным входом первого сумматора, выход которого соединен с первым ин- формационным входом второго сумматора, выход которого соединен с информацион- ным входом первого регистра, выход которого соединен с вторым информационным входом второго сумматора и с первым информационным входом второго умножителя, информационный выход которого соединен с установочным входом блока оценки параметров, первый и второй выходы которого соединены соответственно с первым и вторым информационными входами третьего сумматора, выход которого соединен с первым адресным входом второго элемента памяти, выход которого соединен с информационным входом второго регистра, выход которого соединен с вторым адресным входом второго элемента памяти и информационным входом первого счетчика, выход Переполнение которого соединен с синхронизирующим входом первого и второго аналого-цифровых преобразователей, входом первого элемента задержки, входом записи первого счетчика, с первым тактовым входом цифрового анализатора спектра, с информационным входом второго счетчика, выход Переполнение которого соединен с входом второго элемента задержки, выход которого является синхронизирующим выходом устройства и соединен с входами Записи второго и третьего регистров и входом третьего элемента задержки, выход которого соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с установочным входо.м анализатора и входом Сброс первого регистра, вход записи которого и тактовый вход анализатора подключены к выходу первого элемента задержки, выходы первого и второго аналого-цифрового преобразователей соединены соответственно с первым и вторым адресными входами первого блока постоянной памяти, первый и второй выходы которого соединены соответственно с первым и вторым информационными входами анализатора, группа выходов которого соединена соответственно с группой информационных входов блока оценки параметров, блока определения экстремальных чисел и является группой информационных выходов устройства, выход блока определения экстремаль- ных чисел соединен с первым информационным входом блока вычитания и информационным входом блока оценки

параметров, первый выход которого соединен с вторым информационным входом блока вычитания, выход которого соединен с информационным входом третьего регистра, выход которого соединен с первым информационным входом первого умножителя, информационный выход которого соединен с третьим адресным входом хпервого блока постоянной памяти, второй вход второго умножителя является пороговым входом устройства, счетный вход первого счетчика является синхронизирующим уходом устройства, второй вход элемента ИЛИ-НЕ объединен с установочными входами первого и второго счетчиков, с входом элемента НЕ и является установочным входом устройства, выход элемента НЕ соединен с входами гашения второго и третьего регисТ ра, информационный .выход второго счетчика соединен с вторым информационным входом первого умножителя.

выход которого соединен с .адресным входом каждого из п блоков памяти, первый и второй информационные выходы которых соединены с первыми информационными входами сумматоров соответственно первой и второй групп, выходы сумматоров первой и второй групп соединены с информационными входами регистров соответственно первой и второй группы, выходы регистров первой и второй групп соединены соответственно с первым и вторым входом каждого из п вычислителей и вторыми информационными входами сумматоров соответственно первой и второй группы сумматоров, выходы вычислителей являются группой информационных выходов анализатора.

fa

&

V,

ttO

Фиг. 2

Фиг.З

Фиг.$

V

f

СП

V л f f

Й

CM

с с.в tM смСмЛм «M.. 5 О См oJ о S3 S . S1 5 S 5. -5 jj о i

- S5- s..«:

i о oo (999O 9 V 9 9 9

jry w r f t

bL-b -lLb -JbL L-lL L f

Ч f f f I / f I r f f

62

tyzW Z

су fv

-J

S1 J14

-

ti

r«

O-«Фаг.8

Фиг.9