Преобразователь кодов Советский патент 1993 года по МПК H03M9/00 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения цифровых устройств с каналами связи.

Целью изобретения является повышение быстродействия преобразователя путем реализации возможности приема кодограмм содержащих служебную группу, в которой в двоичном коде записано число единиц, содержащихся в информационной части кодограммы,

Сущность изобретения состоит в сокращении времени обработки принимаемых кодограмм за счет сокращения длины кодограммы. Это достигается за счет того, что информация о количестве единиц в информационной части кодограммы записывается в служебную часть кодограммы, идущей сра(Л

С

зу после маркера начала кодограммы, в двоичном коде фиксированной длины.

В результате такого подхода длина маркера конца кодограммы может составлять один импульс, а длина служебной части кодограммы будет меньше длины маркера конца кодограммы прототипа т.к. информация о количестве единиц в информационной части кодограммы записывается в двоичном коде.

Указанная возможность реализуется за счет введения новых элементов и связей, которые отсутствуют в известных технических решениях.

Введение второго регистра сдвига, устройства сравне . шестого - десятого элементов И, а также обусловленных этими элементами новыми связями позволило:

1) принимать информацию о количес-ве единиц в служебной части кодограммы;

оо О ю ел -N о

.) сравнивать число единиц содержащихся в информационной части кодограммы с информацией записанной в служебной части кодограммы;

3) при положительном результате сравнения выдавать сигнал норма, а при отрицательном не норма передачи;

А) сократить длину маркера конца кодограммы до одного импульса.

На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг.2 - пример функциональной схемы программно-логической матрицы; на фиг.З - временная диаграмма работы устройства.

На фиг.1 использованы следующие обозначения: первый 1, второй 2 регистры сдвига, первый 3, второй 4, третий 5 счетчики, триггер б, программно-логическую матрицу 7, блок сравнения 8, блок элементов И 9, первый 10, шестой 11, пятый 12, второй 13, третий 14, четвертый 15, девятый 16, седьмой 17, восьмой 18„десятый 19 элементы И, первый 20, второй 21 элементы ИЛИ, кроме того, на схеме показаны; управляющий вход 22 устройства, информационный вход 23 устройства, информационный выход 24 устройства, первый управляющий выход 25 устройства, второй управляющий выход 26 устройства.

Предлагаемое устройство содержит: средства преобразования последовательного кода переменной длины в параллельный код фиксированной длины, средства распознавания маркера, средства приема маркера начала кодограммы, средства приема служебной части кодограммы, средства подсчета числа единиц в информационной части кодограммы, средства сравнения информации содержащей в служебной части кодограммы с количеством единиц (записанным в двоичном коде) информационной части кодограммы, а также средства управления.

Средства преобразования последовательного кода переменной длины в параллельный код фиксированной длины содержат регистр 1 сдвига и программно-логическую матрицу.7. Средства распознавания маркера содержат элемент И 10. Средства приема маркера начала кодограммы содержат счетчик 3 длины маркера. Средства приема служебной части кодограммы содержат счетчик 5 длины служебной части кодограммы и регистр 2 сдвига. Средства подсчета числа единиц в информационной части кодограммы содержат счетчик 4 единиц. Средства сравнения информации содержат устройство сравнения 8. Средства управления содержат: блок элементов И9, элементы И11, И12, И13, И14. И15, И16, И17. И18, И19. элементы ИЛИ20, ИЛИ 21.

Программно-логическая матрица 7 обеспечивает дешифрацию полученных с регистра 1 сдвига кодов к виду, в котором они были поданы на шифратор при преобразовании их из параллельного кода в последовательный. Например, необходимо преобразовать семь полученных кодограмм различной длины. Таблица описывает соответствие входных кодов Х1-Х5 (информационная часть кода подчеркнута) выходным кодам Y1-Y3. Таким образом код переменной длины преобразуется в код фиксированной длины (выходы Y1-Y3). В соответствии с данной таблицей синтезирован вариант

программно-логической матрицы, функциональная схема которой приведена на фиг.2. Программно-логическая матрица содержит элементы И 7,1-7.5, элементы ИЛИ 7.6- 7.12, кроме того, на фиг.2 показаны входы

Х1-7.13, Х2-7.14, ХЗ-7.15, Х4-7.16, Х5-7.17, а также выходы Y1-7.18, Y2-7.19, Y3-7.20. Работа устройства.

Исходное состояние устройства: триггер 6 находится в единичном состоянии;

счетчики 4,5, регистры 1,2 сдвига обнулены, в счетчик 3, настроенный на длину маркера, начала кодограммы плюс 1 один импульс, записана единица. При этом триггер 6 открывает элемент И11 и закрывает элементы

И12, И13, И15, И16, И17, И18, И19, счетчик 5 закрывает . элементы И12, И13, И14 и открывает элементы И15, И18, И19. Цепи установки устройства в исходное состояние . при включении на схеме не показаны.

с приходом по информационному входу 23 устройства маркера начала кодограммы начинается работа устройства. Маркер начала кодограммы подается на вход элемента И10, на инверсный вход которого подаются

синхроимпульсы с управляющего входа устройства 22. С выхода элемента И10 последовательность импульсов поступает через элемент И11 и элемент ИЛИ20 на суммирующий вход счетчика 3 длины маркера нэчала кодограммы, При перепол- R-вход триггера 6. Триггер 6 переходит в нулевое состояние. При этом открываются элементы И12, И13, И15. И16. И17, И18, И19 и закрывается элемент И11. Начинается этап приема служебной части кодограммы,

Служебная часть кодограммы с информационного входа устройства 23 через элемент И18 поступает на V-вход регистра 2 сдвига. Одновременно синхроимпульсы с управляющего входа устройства 22 через элемент И15 поступают на суммирующий вход счетчика 5 длины служебной части кодограммы, который срабатывает по фронту импульса. Кроме того синхроимпульсы с управляющего входа устройства 22 поступают через элемент И19 на С-вход регистра 2 сдвига, происходит запись служебной части кодограммы в регистр 2 сдвига. По окончании служебной части кодограммы в нужном разряде счетчика 5 появляется единичный сигнал, который подается на инверсные входы элементов И15, И18, И19, закрывая их и на прямые входы элементов И 1,2, И13, И14, открывая их. Начинается этап приема информационной части кодограммы.

Информационная часть кодограммы с информационного входа устройства 23 через элемент И12 поступает на V-вход регистра 1 сдвига, одновременно синхроимпульсы с управляющего входа устройства 22 поступают через элемент И13 на С-вход регистра 1 сдвига, происходит запись информационной части кодограммы в регистр 1 сдвига. Кроме того с выхода элемента И12 информационная часть кодограммы через элемент И14 поступает на счетчики 4 единиц, где происходит подсчет количества единиц в информационной части кодограммы. Этап приема информационной части кодограммы заканчивается приходом маркера конца кодограммы.

Код, записанный в регистре 2 сдвига, сравнивается в блоке сравнения 8 с кодом, записанным в счетчике 4 единиц. При совпадении кодов с выхода устройства сравнения единмчныД. сигнал подается на вход элемента И 16 и на инверсный вход элемента И17, закрывая элемент И17 и открывая элемент И16. Маркер конца кодограммы через элементы И10, Й16 поступает на первый управляющий выход 25 устройства, выдавая сигнал о правильном приеме кодограммы, открывает блок элементов И9, через который информационная часть кодограммы с выходов регистра 1 сдвига поступает на входы программно-логической матрицы 7 выходы которой являются информационными выходами устройства 24.Кроме того импульс маркера конца кодограммы с выхода элемента И16 через элемент ИЛИ20 передним фронтом записывает единицу в счетчик 3 маркера начала кодограммы, а задним фронтом перебрасывает триггер 6 в единичное Состояние и обнуляет регистры 1, 2 сдвига, счетчики 4, 5, приводя устройство в исходное состояние. В случае несовпадения кодов на устройстве сравнения 8 запирается элемент И16 и открывается элемент И17, Импульс маркера конца кодограммы поступает на второй управляющий 26 выход устройства, выдавая сигнал не норма, и через элемент ИЛИ21 на суммирующий вход счетчика 3, на S-вход триггера 7 и на

R-входы регистров 1, 2 сдвига, счетчиков 4, 5, приводя устройство в исходное состояние.

Формула изобретения 5Преобразователь кодов, содержащий первый элемент И, инверсный вход которого объединен с первым входом второго элемента И и первым прямым входом третьего элемента И и является управляющим вхо0 дом преобразователя, прямой вход первого элемента И является информационным входом преобразователя, выход первого элемента И соединен с первым входом четвертого элемента И, первый регистр

5 сдвига, выходы которого соединены с первыми входами блока элементов И, выходы которого соединены с входами программно- логической матрицы, выходы которой являются информационными выходами

0 преобразователя, первый счетчик, инверсный выход которого соединен с R-входом триггера, прямой и инверсный выходы кото- рого соединены с вторыми входами соответственно четвертого и второго элементов

5 И, выход третьего элемента И соединен с суммирующим входом второго счетчика, R- вход которого объединен с R-входом третьего счетчика и первого регистра сдвига, элементы ИЛИ, пятый элемент И, о т л и ч а0 ю щ и и с я тем, что, с целью повышения быстродействия преобразователя, в него введены второй регистр сдвига, блок сравнения и шестой - десятый элементы И, выход четвертого элемента И соединен с

5 первым входом первого элемента ИЛИ, выход которого соединен с суммирующим входом первого счетчика, выход которого соединен с суммирующим входом первого счетчика, выход второго элемента ИЛИ сое0 динен с вторым входом первого элемента ИЛИ, S-входом триггера и R-входами первого и второго регистров сдвига, выходы второго регистра сдвига и третьего счетчика соединены соответственно с первыми и вто5 рыми входами блока сравнения, выход которого соединен с первым входом шестого элемента И и инверсным входом седьмого элемента И, выход пятого элемента И соединен с V-входом первого регистра сдвига

0 и первым входом восьмого элемента И. второй вход которого первый прямой вход девятого элемента И подключены к управляющему входу преобразователя, выход второго счетчика соединен с инверсны5 ми входами третьего, девятого и десятого элементов И, третьими входами второго и восьмого элементов И и первым входом пятого элемента И, второй вход которого и первый прямой вход десятого элемента И подключены к информационному входу преобрззователя, третий вход пятого элемента И и вторые прямые входы третьего, девятого и десятого элементов И подключены к инверсному выходу триггера, выход второго элемента И соединен с С-входом первого регистра, выход восьмого элемента И соединен с суммирующим входом третьего счетчика, выходы девятого и десятого элементов И соединены соответственно с С- и V-входами второго регистра сдвига, второй вход шестого элемента И и первый прямой вход седьмого элемента И подключены к

0

выходу первого элемента И, третий вход шестого элемента И и второй прямой вход седьмого элемента И подключены к инверсному выходу первого счетчика, выход шестого элемента И соединен с,первым входом второго элемента ИЛИ и вторым входом блока элементов И и является первым управляющим выходом преобразователя, выход седьмого элемента И соединен с вторым входом второго элемента ИЛИ и является вторым управляющим выходом преобразователя.

Фиг. г

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения цифровых устройств с каналами связи. Цель изобретения - повышение быстродействия преобразователя. Она достигается введением второго регистра сдвига, блока сравнения и пяти элементов И. Сущность изобретения состоит в сокращении времени обработки принимаемых кодограмм за счет сокращения длины кодограммы, Это достигается за счет того, что информация о количестве единиц в информационной части кодограммы записывается в служебную часть кодограммы, идущей сразу после маркера начала кодограммы, в двоичном коде фиксированной длины. 3 ил.

20

ь

пппппппппппппп