Преобразователь кодов Советский патент 1986 года по МПК H03M9/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения цифровых устройств с каналами связи.

Целью изобретения является расширение функциональных возможностей за счет преобразования из последовательных, в параллельные коды различной длины, а также повышение помехоустойчивости за счет затциты от сбоев в информационной части кодограммы.

На чертеже представлена функциональная схема устройства.

Преобразователь кодов содержит регистр 1 сдвига, программно-логическую матрицу 2, счетчик 3, дешифратор А, первый и второй триггеры 5 и 6, блок 7 элементов И, первый, второй, третий, четвертый и пятый элементы И 8- 1 2 первый и второй элементы ШШ 13 и 14, информационный и управляющий входы 15 и 16 устройства, управляющий выход 17 устройства, информационные выходы 18 устройства.

Программно-логическая матрица 2. . обеспечивает дешифрацию полученных с регистра 1 сдвига кодов к виду, в котором они были поданы, на шифратор при преобразовании их из параллельного в последовательный.

Дешифратор 4 построен таким образом, что на его первом выходе формируется единица в том случае, если счетчиком 3 подсчитано число тактовых импульсов, равное длине маркера начала кодограммы; единица на третьем выходе, если подсчитано число импульсов, равное длине маркера начала и маркера конца кодограммьг; единица на втором выходе во всех прочих случаях, кроме исходного состояния.

Устройство работает следукяцим образом.

При появлении маркера начала кодограммы (вход 15) в момент между двумя тактовыми импульсами (вход 16) на выходе элемента И 10 сформируется . едийица, которая поступит на счетный вход счетчика 3..Одновременно через открытый элемент И 12 и элемент ИЛИ 13 она поступит на R-входы триггера 6 и регистра 1 сдвига и приведёт их в исходное состояние. Этот процесс будет продолжаться до тех пор, пока на информационный вход 15 устройства будет поступать маркер начала кодо-

0

граммы. В течение данного периода времени со второго выхода дешифратора 4 на вход элемента И 9 будет поступать единичный сигнал. На другой вход элемента И 9 поступает маркер начагла кодограммы. Если вместо маркера начала или конца кодограммы поступит сигнал, обусловленный сбоем, то по окончании действия маркера на инверсном входе элемента И 9 и сформируется единица. Одновременно единичный сигнал поступит и со второго выхода дешифратора 4, поскольку счетчиком 3 зафиксировано число тактовьвс 5 импульсов, не соответствукщее длине маркера. В результате на выходе элемента И 9 сформируется единичный сигнал, который через элементы ШШ 13 и 14 поступит на R-входы первого и второго триггеров 5 и 6, регистра 1 сдвига, счетчика 3 и переведет их в исходное состояние. Кроме этого, данньй сигнал поступит на выход 17 уст-: ройства, сигнализируя о сбое в про- цессе работы.

Если на, информационный вхоД 15 устройства поступит маркер начала заданной длины, то по его окончании на первом вых,оде дешифратора 4 сформируется единичный сигнал, а на втором выходе - . В результате блокируется элемент И 9, а триггер 5 переходит в рабочее состояние.. Это заблокирует элемент И 12 И подгото- 5 вит к работе элементы И 8 и 11.

Затем информационная часть кодограммы со входа 15, благодаря тактовым импульсам (вход 16), через откры- Tbie элементы И 8 и 11 записывается в регистр 1 сдвига. Если в и |юрма- ционной части кодограммы возникнет импульс сбоя, не равнь длительности маркера, который постутшт на вход 15 во вр ёмя отсутствия на входе 16 тактового импульса, этот факт будет за5

0

0

5

фиксирован счетчиком 3. В результате на первом выходе дешифратора 4 сформируется нулевой сигнал, а на втором выходе - единичный. Это приведет к тому, что устройство будет приведено в исходное состояние и на- его выходе 17 появится сигнал о сбое.

Работа устройства на этапе приема маркера конца кодограммы анапогич- 55 на работе на этапе приема маркера начала. Отличие заключается в том, 1что по окончании действия маркера конца кодограммы единичньй сигнал

10

5

20

будет сформирован на третьем выходе дешифратора 4, а не на первом выходе. В результате триггер 6 перейдет в рабочее состояние и на его прямом выходе сформируется единичный сигнал. Данный сигнал поступит на управляющий вход блока 7 элементов И и обеспечит пропуск информации с выхода регистра 1 сдвига на вкоц программно-логической матрицы 2, в которой данная информация будет дешифрирована и подана на информационный вьрсод 18 устройства. Кроме этого, Единичный сигнал с выхода первого триггера 6 через элемент ИЛИ 14 поступит , на R-входы счетчика 3 и первого триггера 5 и переведет их в исходное состояние , Остальные элементы памяти будут переведены в исходное состояние маркером следующей кодограммы, к приему которой устройство уже готово.

Формула изобретения

25

Преобразователь кодов, содержащий регистр сдвига, первый триггер, де-: шифра- ор, первый элемент И, перв элемент ИЛИ и счетчик, выходы кото- рого соединены с соответствующими jO входами дешифратора, первь вход первого элемент а И подключен к инфор- мащ1онному входу преобразователя, отличающийся тем, что, с целью расширения функциональяшс возможностей за счет преобразования кодов различной длины и повышения помехоустойчивости, в него введены програмшю-логическая матрица,втерев тригге р, блок элементов И, второй, д

35

Редактор Н.Егорова Заказ 2460/59

Составитель О.Тюрина

Техред Л. Олейник Корректор Т. Колб

Тираж 816 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская нйб., д.4/5

.Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4 .

10

5

20

25

jO д

5

третий, четвертый и пятый элементы И и второй-элемент ИЛИ, выход которого соединен с R-входами счетчика и первого триггера, S-вход которого подключен к первому выходу дешифратора, второй выход которого соединен с прямым входом второго ужемента И, а третий выход - с S-входом второго триггера, R- вход которого объединен с R-входом регистра сдвига и подключен к выходу первого элемента ИДИ, а выход соединен с первым входом второго элемен- та ИЛИ и управляющим входом блока элементов И ,входы которого подключены к соответствующим выходам регистра сдвига, а выходы - к соответствующим входам программно-логической матрицы, выходы которой являются информацион- выходами преобразователя, информационный вход подклю1чен к инверсному входу второго элемента И и прямому входу третьего элемента И, ин- верс ный вход которого объединен с первым входом четвертого элемента И и подключен к управляющему входу преобра.зователя, а выход - к С-вхо- ду счетчика и прямому входу пятого элемента И, инверсный вход которого объединен с вторшш входами первого и четвертого элементов И и подключен к выходу первого триггера, а выход пятого элемента И соединен с первьм входом первого элемента ИЛИ, второй вход которого объединен с вторым входом второго элемента ИЛИ и подключен к выходу второго элемента И, которьй является управляющ1ш выходом преобразователя, выходы первого и четвертого , эленеитов ИпoдкJBOчeны соответственно к V-входу и С-входу регистра сдвига.