Преобразователь кодов Советский патент 1991 года по МПК H03M9/00 

Изобретение относится к вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопряже- ния цифровых устройств с каналами связи.

Целью изобретения является расширение области использования преобразователя путем обеспечения преобразова- ния кодограмм переменной длины.

На фиг. 1 представлена функциональная блок-схема преобразователя кодов; на фиг. 2 - временные диаграммы, поясняющие его работу,

Преобразователь содержит первый и второй элементы ИЛИ 1 и 29 первый и второй счетчики 3 и 4 импульсов, первый-девятый элементы И 5 - 13, регистр 14 сдвига, блок 15 элементов И, программно-логическую матрицу 16, первый триггер 17, третий и четвертый счетчики 18 и 19 импульсов, второй и третий триггеры 20 и 21, десятый - двенадцатый элементы И 22 - 24 и эле- мент И-НЕ 25. На фиг. 1 позициями 26 и 27 обозначены управляющий и информационный соответственно входы преобразователя, позициями 28 - 30 - информационный, первый и второй управляющие соответственно выходы преобразователя.

На фиг. 2 соответствующими индексами обозначены следующие сигналы а - сигнал на входе 27, б - сигнал на входе 26, в - сигнал на выходе элемента И 12, г сигнал на выходе счетчика 4, д - сигнал на выходе триггера 17, е - сигнал на выходе элемента И 23, ж - сигнзл на выходе счетчика 18, з - сигнал на выходе элемента И 8, и - сигнал па выходе счетчика 3, к - сигнал на выходе элемента И 13, л - сигнал на выходе триггера 20, м - сигнал на выходе элемента И 5, н- сигнал на выходе триггера 21, о - сигнал на выходе элемента И-НЕ 25, п - сигнал на втором выходе счетчика 19, р - сигнал на выходе элемента И 24s с - сигнал на первом выходе счетчика 19, т - сигнал на выходе элемента И 9.

Регистр 14 сдвига предназначен для преобразования последовательного кода в параллельный. В исходном состоянии во все разряды регистра 14, кроме пер вого, записаны О. По мере записи в регистр 14 принимаемой кодограммы 1 из первого разряда перемещается впе

.

д

5

5

реди кодограммы, отделяя ее от О, записанных в свободные разряды.

Счетчик 4 выдает сигнал переполнения в случае приема числа импульсов, эквивалентных длине маркера начала кодограммы.

Программно-логическая матрица 16 обеспечивает дешифрацию полученных из регистра 14 сдвига кодов к виду, в котором они были .поданы перед преобразованием из параллельного в последовательный код. Например, необходимо преобразовать семь полученных кодограмм различной длины. Таблица описывает соответствие входных кодов X 1 - X 5 (информационная часть кода подчеркнута) выходным кодам Y 1 - У 3.

5

5

0

5

0

Преобразователь работает следующим образом.

В исходном состоянии (цепи установки в исходное не показаны) в регистр

14 сдвига записана 1, триггеры 17, 20 - в состоянии 1.

С приходом по информационному входу 27 маркера начала кодограмм начинается работа преобразователя Маркер начала кодограммы подается на вход элемента И 12. На его инверсный вход подкются синхроимпульсы с управляющего входа 26. С выхода элемента И 12 последовательность импульсов поступает на вход счетчика 4 маркера через элемент И 6, при переполнении которого 1 сигнал с его выхода поступает на вход установки в О триггера 17S который переходит в нулевое, состояние. При этом закрывается элемент И 6 и открывается элементы И 13,10,22 и 7, т.е. намяается этап приема информационной части кодограммы.

Информационная часть кодограммы с информационного входа 27 через от- крытый элемент И 7 поступает через элемент ИЛИ 2 на информационный вход регистра 14 сдвига, а также на вход

516

элемента И 8 и инверсный вход элемента И 23, Элементы И 10,23 и 8 осуществляют запись информационной части кодограммы (последовательным сдвигом) в регистр 14 сдвчга, подсчет числа О счетчиком 18 нулей и числа 1 счетчиком 3 единиц. С приходом маркера конца кодограммы на выходе элемента И 12 формируется единичный сигнал, который через открытый элемент И 13 поступает на обнуляющий вход триггера 20 и переводит его в нулевое состояние . В результате закрываются элементы И 10, 23 и 8 и открывается эле- мент И 5. С выхода элемента И 12 по- -следовательность импульсов через открытый элемент И 22 поступает на вычитающие входы счетчика 18 нулей и счетчика 3 единиц.

Открытый элемент И 5 обеспечивает г

1)подачу информационной кодограммы чере блок 15 элементов И 1а входы программно-логической матрицы 16j

2)формирование единичного сигнала на выходе 29;

3)приведение в единичное состояние первого, второго и третьего триггеров 17, 20 к 21 „

На этом заканчивается этап приема маркера конца кодограммы и начинается этап начальной установки.

В результате перехода третьего триггера 21 в единичное состояние открываются слементы И 11,24 и 9. Синхроимпульсы через открытый элемент И i1 начинают поступать на суммирующий вход счетчика 19 управления. Формирование единичного сигнала на управляю-

цем выходе счетчика 19 управления при

водит к формированию 1 на выходе элемента И 24, что обеспечивает обнуление регистра 14 сдвига, а также счетчиков 18 и 3. Сигнал переполнения счетчика 19 управления обеспечивает формирование 1 на выходе элемента И 9, которая записывается в регистр 14 сдвига и подается на выход 30.

Формула изобретения

Преобразователь кодов, содержащий первый и второй элементы ИЛИ, первый и второй счетчики импульсов, первый - девятый элементы И и регистр сдвига, выходы которого соединены с соответствующими первыми входами блока элементов И выходы которого соединены с соответствующими входами программно

Q $ 0

5

0

5

0

5

75

логической матрицы, выходы которой являются информационным выходом преобразователя, выход первого элемента И соединен с установочным входом первого триггера, прямой выход которого соединен с первым входом второго элемента И, выход третьего элемента И соединен с первым входом четвертого элемента И, выход которого соединен с суммирующим входом первого счетчика импульсов, выход пятого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу шестого элемента И, вход установки регистра сдвига объединен с входом установки первого счетчика импульсов, первый вход седьмого элемента И объединен с первым входом шестого элемента И и является управляющим входом преобразователя, первый вход третьего элемента И является информационным входом преобразователя, отличающийся тем, что, с целью расширения области использования преобразователя путем обеспечения преобразования кодограмм переменной длины, в преобразователь введены третий и четвертый счетчики импульсов, второй и третий триггеры, десятый, одиннадцатый и двенадцатый элементы И и элемент И-НЕ, выход которого соединен с прямым входом первого элемента И, выход восьмого элемента И соединен с первыми входами девятого и десятого элементов И и с вторым входом второго элемента И, выход которого соединен со счетным входом второго счетчика импульсов, выход которого соединен с входом обнуления первого триггера, инверсный выход которого соединен с вторыми входами третьего, шестого, девятого и десятого элементов И, выход второго триггера соединен с третьим входом шестого элемента И, инверсным входом первого элемента И, вторым входом четвертого элемента И и с первым прямым входом одиннадцатого элемента И, выход которого соединен с суммирующим входом третьего счетчика импульсов, выход которого соединен с первым входом элемента И-НЕ, выход десятого элемента И соединен с вычитающими входами первого и третьего счетчиков импульсов, первый выход .четвертог го счетчика импульсов соединен с первым входом пятого элемента И и с вхот дом обнуления третьего триггера, выход которого соединен с вторым входом пятого элементам, с первым вход ом двенадцатого элемента И и с вторым входом седьмого элемента И, выход которого соединен со счетным входом четвертого счетчика импульсов, второй выход которого соединен с вторым входом двенадцатого элемента И, выход которого соединен с входами обнуления первого и третьего счетчиков импульсов, выход первого счетчика импульсов соединен с вторым входом элемента И-НЕ, выход девятого элемента И соединен с входом обнуления второго триггера, выходы первого и второго элементов ИЛИ сое- динены соответственно с управляющим информационным входом регистра сдвига, инверсный вход восьмого элемента И объединен с вторым прямым входом

одиннадцатого элемента И, с третьим входом четвертого элемента И и подключен к первому входу шестого элемента И, прямой вход восьмого элемента И объединен с первым входом третьего элемента И, второй вход блока элементов И объединен с входами установки второго и третьего триггеров и подключен к выходу первого элемента И, первый вход второго элемента ИЛИ объединен с инверсным входом одиннадцатого элемента И и подключен к выходу третьего элемента И, второй вход второго элемента ИЛИ подключен к выходу лятого элемента И, выходы первого и пятого элементов И являются соответственно первым и вторым управляющими выходами преобразователя.

Изобретение относится к вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопря7Р0JS0 жения цифровых устройств с каналами связи. Изобретение позволяет подсчитывать не только число единиц, но и число нулей в информационной части кодограммы, т.е. обрабатывать кодограммы переменной длины, а также обеспечивает возможность, приема кодограмм, содержащих нули (единицы) в старшем разряде, что расширяет область использования преобразователя. Преобразователь содержит элементы ИЛИ 1и 2, счетчики 3,4,18 и 19 импульсов, элементы И 5 - 13, 22, 23 и 24, регистр 14 сдвига, блок 15 элементов И, программно-логическую матрицу 16, триггеры 17,20 и 21 и элемент И-НЕ 25. s 2ил.й (/ 1 СЛ о 30