Инвертор Советский патент 1993 года по МПК H03K19/948 

ния минус пороговое напряжение базз- биполярного транзистора 8, эмит- терный p-n-переход транзистора 8 закрывается и процесс заряда нагрузочной емкости выхода 12 инвертора до напряжения шины 10 завершает ток стока р-каналь- ного МДП-транзистора 3, канал которого соединяет выход 12с шиной 10 положительного напряжения питания с самого начала переходного процесса до его завершения. При повышении напряжения на входе

11 инвертора от низкого логического уровня до высокого канал появляется у п-каналь- ных МДП-транзисторов 4, 5 и исчезает у р-канальных МДП транзисторов 1,3. Вызванное этим понижение потенциала на базе биполярного транзистора 8 приводит к запиранию его эмиттериого р-п-перехода. Выход 12 инвертора, в начале имеющий потенциал шины 10 положительного напряжения питания, оказывается отключенным от этой шины 10. Высокий потенциал выхода

12 инвертора через канал п-канального МДП-транзистора передается на базу биполярного транзистора 9, в результате чего транзистор 9 входит о активный режиМ и в его коллекторе появляется ток, разряжающий нагрузочную емкость выхода 12 инвертора, таким образом снижая выходное напряженно, В процессе понижения выходного напряжений, поступающего также на затворы МДП-транзисторов 2 и 7, после достижения соответствующих пороговых значений у р-ханалы-юго МДП-транзистора 2 появляется канал, а у n-канального МДП- транзистора 7 канал исчезает. Напряжение на затворе n-канального МДП-транзистора 6 возрастает от потенциала шины 13 отрицательного напряжения питания до потенциала шины 10 положительного напряжения питания и между его областями истока и стока возникает канал, соединяющий базу биполярного транзистора 9 с ши- н8й 13 отрицательного напряжения питания. В это время напряжение на выходе 12 инвертора достигает уровня, равного потенциалу шины 13 отрицательного напряжения питания плюс пороговое напряжение база-эмиттер биполярного транзистора 9, эмиттерный p-n-переход транзистора 9 запирается и ток в его коллекторе прекращается, поэтому шунтирование эмиттерного p-n-перехода транзистора 9 не вызывает замедление процесса понижения выходного напряжения, а наоборот препятствует этому, так как канал МДП-транзистора 6 совме- стно с каналом МДП-транзистора .5 образуют цепь, необходимую для дальнейшего разряда нагрузочной емкости выхода 12 инвертора и снижения выходного напряжения до потенциала шины 13 отрицательного напряжения питания. Канал МДП- транэистора б на данном этапе работы инвертора осуществляет также рассасыва- 5 ние заряда неосновных носителей, накопленного в базовой области биполярного транзистора 9, работающего в начале процесса переключения при высоком уровне инжекции, что необходимо для быстрой под- 10 готовки инвертора к последующему переключению выходного напряжения с нижнего логического уровня в верхний.

Предлагаемый инвертор обладает высоким быстродействием при переключении

15 выходного напряжения с верхнего логического уровня в нижний, с нижнего - в верхний и при передаче коротких импульсов, Перепад выходных логических уровней достигает максимально возможной величины:

20 разности потенциалов шин положительного и отрицательного напряжений питания. Названные положительные качества достигаются благодаря повышению эффективности работы биполярных и МДП-транзисторов во

25 время переключений.

Формула изобретения 1. Инвертор, содержащий первый р-ка- нальнь й МДП-транзистор обогащенного типа, первый биполярный транзистор

30 п-р-п-типа,коллектор которого и исток лер- вого р-канального МДП-транзистора под- ключены к шине положительного напряжения питания, первый п-канальный МДП-транзистор обогащенного типа, сток

35 которого соединен с базой первого биполярного транзистора и со стоком первого р-канального МДП-транзистора, второй п- канальный МДП-транзистор обогащенного типа, затвор которого соединен с затворами

40 первого р-канального и первого п-канального МДП-транзисторов и подключен к входу инвертора, второй биполярный транзистор n-p-n-типа, коллектор которого соединен со стоком второго n-канального МДП-транзи45 стора, с эмиттером первого биполярного транзистора и подключён к выходу инвертора, третий n-канальный МДП-транзистор обогащенного типа, сток которого соединен с истоком второго n-канального МДП-тран50 зистора и с базой второго биполярного транзистора, а исток вместе с эмиттером второго биполярного транзистора и исто ком первого n-канального МДП-транзистора подключены к шине отрицательного

55 напряжения питания, отличающийся тем, что, с целью повышения быстродействия и уменьшения длительности фронта при переключении выходного напряжения с высокого логического уровня в низкий, в инвертор введены второй, р-канальный

МДП-транзистор обогащенного типа и четвертый n-кэнальный МДП-транзистор обогащенного типа, истоки которых соответственно подключены к шинам положительного и отрицательного напряжений питания, затворы соединены с выходом инвертора, а стоки подключены к затворам третьего n-канального МДП-транэистора.

2. Инвертор по п.1,отличающийся тем, что, с целью повышения быстродейст

вия при переключении выходного напряжения с низкого логического уровня в верхний и повышения напряжения высокого уровня, в него введен третий р-канальный МДП- транзистор обогащенного типа, затвор которого подключен к входу инвертора, исток соединен с шиной положительного напряжения питания, а сток подключен к выходу инвертора.