Логический элемент "не" Советский патент 1977 года по МПК H03K19/40 

1

Изобретение относится к импульсной технике.

Известен логический элемент НЕ, со держащий последовательно включенные активный МДП-транэистор с обогащением и нагрузочный адп-транзистор, точка соединения которых служит выходом схемы, конденсатор, одной своей обкладкой подключенный к затвору нагрузочного МДП-транзистора, и МДП-транзистор, исток которого соединен с затвором нагрузочного МДП-транзистора, а затвор и сток подключены к источнику питания.

Этот логический элемент не обеспечивает надлежащего быстродействия.

Известен также логический элемент т, содержащий активный МДП-транзистор с обогащением, соединен гый последовательно с нагрузочным МДП-транзистором, причем точки их соединения подключены к выходу элемента, зарядный ВДП-транзистор, исток которого соединен, непосредственно с затвором нагрузочного ЬЩП-транзистора и через конденсатор - со входом элемента, а затвор и сток подключены к источнику питания 2.

Известный лоп ческий элемент не обеспечивает необходимой длительности задержки выходного импульса относительно входного.

Цель изобретения - увеличение длительности задержки выходного импульса относительно входного и амплитуду выходного логического сигнапа.

Это достигается тем, что в логический элемент НЕ, содержащий активный МДП-транзистор с обогащением, соединенный последовательно с-нагрузочным МДП-транзистором, причем точки нх соединения подключены к выходу элемента, зарядный МДП-транзистор, исток которого соединен непосг -дственно с затвором нагрузочного МДП-транзистора и через конденсатор - со входом,элемента, а затвор и сток подключены к источнику питания, введены два дополнительных МДП-транзистора, исток первого дополнительного МДПтранзисгора соединен со входом элемента, его сток соединен с затвором ; активного МДП- транзистора с обогащением, а затвор первого дополнительного МДП-транзистора соединен с источником питания, причем затвор второго дополнительного МДП-транзистора соединен со стоком первого дополнительного транзистора, сток второго дополнительного МДП-транзистора подключей к затвору нагЕ узочиого МДПтранзистора, а исток второго дополнительного МДИ-транзистора соединен с общей , параллельно нагрузочному МДП-транзистору включен третий дополнительный МДП-транзистор, затвор которого соединен с источр1иком питания . На чертеже приведена принципиальная схема элемента. Элемент содержит активный ВДП-тра зистор с обогащением 1, нагрузочный МДИ Транзистор 2, конденсатор 3, заряжающий МД 1-транзистор 4, дополнительные МДр-транзисторы 5, 6, дополнительный нагрузочный ВДП-транзистор 7. На вход 8 поданы входные импульсу выходьой сигнал снимается с выхода 9 Источники сигналов на чертеже не показа11Ы. Элемент работает следующим образо Когда на входе действует напряжение логического нуля Нд - пороговое напряжение ВДП-стру туры, МДП-транзисторы 1, б закрыты. логической единицы а напряжение на выходе 9 инвертора составляет Е - 2 Uy . При этом МДП-транзистор 4 наход|1тся на границе запирания, а ко денсатор 3 заряжен до напряжения бли кого к F- - Lf, (для определенности paccMaiриваются МДП-транзисторы с ка налом И -типа, для р -канальных пр боров все напряжения отрицательные). При поступлении ступенчатого отпи рающего входного сигнала МДП-транзистор 4 запирается. Поскольку МДП-тра зистор 5 обладает определенным сопро тивлением, фронт нарастания напряжения на затворах МДП-транзисторов 1, оказывается задержанным относительно положительного фронта входного сигнала. Поэтому на нач.аЛьном этапе переходногопр.оцессй разность потенциалов между обкладками конденсатора 3 сохраняется неизменной (равной Б-U;,) и все приращение напряжения на входе передается, так как разряжающий МДПтранзистор 6 закрыт, а емкость конденсатора 3 выбирается значительно большей паразитных емкостей схемы. Поскольку активный ВДП-транзистор 1 вначале также закрыт, напряжение выходе повышается после увеличения напряжения на затворе нагрузочного МДП-транзистора 2, стремясь к уровню Е. По мере нарастания напряжения на затворе МДП-транзистора 6 конденсато 3 начинает разряжаться через него, причем постоянная времени разряда определяется сопротивлением этого транзистора и величиной емкости конденсатора 3, а конечный уровень отношением сопротивлений МДП-транзисторов 4 и 6; одновременно с этим падает сопротивление активного МДИ(транзистора 1. В результате рост напряжения на выходе сначала замедляется, а затем напряжение спадает до уровня логического нуля , определяемого отношением сопротивлений активного 1 и на Грузочного 2 транзисторов, причем длительность спада определяется сопротивлением МДП-транзистора 1 и емкостью нагрузочных схем (не показаны), подключенных к инвертору. Таким образом, время задержки выходного сигнала относительно входного отпирающего сигнала представляет собой промежуток времени, в течение которого напряжение на выходе превышает первоначальный уровень ло1ической единицы оно зависит от постоянной времени разряда последовательно включенных конденсатора 3 и ВДП-транзистора 6. При поступлении на вход схемы ступенчатого запирающего сигнала конденсатор заряжается через МДП-транзистора 4 до напряжения близкого к Е - LT . Одновременно с этим входные емкости МДП-транзисторов 1,5 разряжаются через ВДП-транзистор 5 (что приводит к их запиранию), а напряжение на выхологическойде повышается до уровня единицы . Элемент позволяет обеспечить задержку выходного сигнала относительно входного отпирающеуо сигнала, которая часто требуется при построении встроенных ВДП-формирователей тактовых импульсов, управляющих динамическими схемами со структурой ВДП (в частности, приборами с зарядовой связью). При этом практически не увеличивается длительность фронтов нарастания и спада выходного сигнала (то есть практически не ухудшается быстродействие инвертора). Формула изобретения 1. Логический элемент НЕ, содержащий активный МДП-транзистор с обогащением, соединенный последовательно с нагрузочным МДП-транзистором, причем точки их соединения подключены к выходу элемента, зарядный МДПтранзистор, Исток которого соединен непосредственно с затвором 41агрузочного МДП-транзистораи через конденсатор - со входом элемента, а затвор и сток подключены к источнику питания, отличающийся тем, что, с целью увеличения длительности задержки выходного импульса относительно входного, в него введены два дополнительных ВДП-транзистора, исток первого дополнительного ВДП-транзи.стора соединен со входом элемента, его сток соединен с затвором активного ВДП-транзистора с обогащением, а затвор первого дополнительного ВДПтранзистора соединен с источником питачия, причем затвор второго дополнительного МДП-транзистора соединен со стоком первого дополнительного транзистора, сток второго дополнительного МДП-транзистора подключен к затвору нагрузочного МДП-транзистора, а исток второго дополнительного МДПтранзистора соединен с общей шиной.

2 , Элемент НЕ по п. , (отличающийся тем, что,с целью увеличения амплитуды выходного логического сигнала, параллельно нагрузочному МДП-транзистору включен третий дополнительный МДП-транзистор, затвор которого соединен с источником питания .

Htb ьа