ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ ЭСЛ-КМОП Российский патент 1997 года по МПК H03K19/175 H03K19/02 

Изобретение относится к электротехнике и предназначено для использования в логических устройствах на биполярных комплементарных МДП- транзисторах, в частности в интегральном исполнении.

Известен целый ряд преобразователей уровня ЭСЛ-КМОП Bellaouar A. Embobi S. Elmasry M. Scaling of Digital BiCMOS Circuits. IEEE Journal of Solid-State Circuits, dol. 25, No. 44, August 1990, pp. 932 941, fig. 4). Недостатком подобных устройств является отсутствие парафазного выхода, что при необходимости получения на выходе двух взаимоинверсных сигналов существенно усложняет схему.

Названный недостаток отсутствует у преобразователя уровня ЭСЛ-КМОП Matsui M. Momose H. Urakawa Y. et al. An 8-ns 1-Mbit ECL BiCMOS SRAM with Double-Latch ECL-to-CMOS-Level Converters. IEEE Journal of Solid-State Circuits, vol. 24, No. 5, October 1989, pp. 1226-1231, Fig. 3). Данное устройство по технической сущности наиболее близко к изобретению.

Наиболее близкий аналог содержит переключатель тока, состоящий из первого и второго источников тока 11 и 12, первого и второго нагрузочных резисторов R1 и R2, первого и второго биполярных n-p-n транзисторов Q1 и Q2 связи и с первого по четвертый ключевых биполярных n-p-n транзисторов Q3 Q6. Эмиттеры первого и второго ключевых биполярных n-p-n транзисторов Q3 и Q4 подключены к первому выводу первого источника тока I1, а эмиттеры третьего и четвертого ключевых биполярных n-p-n транзисторов Q5, Q6 к первому выводу второго источника тока 12, попарно соединенные базы первого и третьего O3 и Q5, второго и четвертого Q4 и Q6 ключевых биполярных n-p-n транзисторов соответственно являются прямым и инверсным входами устройства, коллектор первого ключевого биполярного n-p-n транзистора Q3 соединен с базой первого транзистора Q1 связи и с первым выводом первого нагрузочного резистора R1, коллектор второго ключевого биполярного n-p-n транзистора Q4 соединен с первым выводом второго нагрузочного резистора R2 и с базой второго биполярного n-p-n транзистора Q2 связи, коллекторы третьего и четвертого ключевых биполярных n-p-n транзисторов Q5, Q6 соответственно соединены с эмиттерами первого и второго биполярных n-p-n транзисторов Q1, Q2 связи, коллекторы которых и вторые выводы первого и второго нагрузочных резисторов R1, R2 подключены к шине положительного напряжение питания +U_п. Преобразователь уровней ЭСЛ-КМОП содержит выходной каскад, состоящий из первого и второго активных p-канальных и первого и второго активных n-канальных МДП-транзисторов MP и MP', М2 и М2', первого и второго n-канальных МДП транзисторов М1 и М1' динамической нагрузки. К истокам первого и второго активных p-канальных МДП-транзисторов MP и MP' соответственно подключены эмиттеры первого и второго биполярных n-r-n транзисторов Q1 и Q2 связи и затворы второго и первого n-канальных активных МДП-транзисторов М2' и М2, стоки которых соответственно соединены со стоками второго и первого активных p-канальных МДП-транзисторов MP' и MP и являются соответственно прямым и инверсивным выходами устройства. Истоки первого и второго активных n-канальных МДП-транзисторов М2 и М2' соответственно соединены со стоками первого и второго n-канальных МДП-транзисторов М1 и М1' динамической нагрузки, исток которых и вторые выводы первого и второго источников тока I1, I2 подключены к шине отрицательного напряжения питания -U_п, затворы первого и второго активных n-канальных МДП-транзисторов М2 и М2' подключены к шине опорного напряжения U_оп, а затворы первого и второго n-канальных МДП транзисторов М1 и М1' динамической нагрузки соответственно соединены с прямым и инверсным выходами устройства.

Устройство работает следующим образом.

При наличии высокого логического уровня на прямом входе устройства и низкого на инверсном, токи первого и второго источников тока I1 и I2 протекают соответственно через первый и третий ключевые биполярные n-p-n транзисторы Q3, Q5 в первом нагрузочном резисторе R1 и в первом биполярном n-p-n транзисторе Q1 связи, формируя низкое логическое напряжение на истоке первого активного p-канального МДП-транзистора МР и на затворе второго активного n-канального МДП-транзистора М2'. Отсутствие токов источников во втором нагрузочном резисторе R2 и во втором биполярном n-p-n транзисторе Q2 связи обусловливает наличие высокого логического напряжения на истоке второго активного p-канального и затворе первого активного n-канального МДП транзисторов MP' и М2.

Опорное напряжение M_оп, поступающее на затворы первого и второго активных p-канальных МДП-транзисторов MP и MP', имеет уровень, обеспечивающий их проводящее и не проводящее состояния соответственно при высоком и низком логических напряжениях на истоках. Эмиттерные напряжения биполярных n-p-n транзисторов Q1 и Q2 связи, поступая на затворы первого и второго активных n-канальных МДП-транзисторов М2 и М2', при высоком уровне обеспечивают их проводящее, а при низком закрытое состояния. Таким образом при рассматриваемом соотношении уровней входного сигнала проводящие каналы имеют первый активный n-канальный и второй активный p-канальный МДП-транзисторы М2 и MP', у второго же активного n-канального и первого активного p-канального МДП-транзисторов М2' и MP каналы отсутствуют.

Наличие канала у второго активного p-канального МДП-транзистора MP' и высокое логическое напряжение на его истоке приводят к формированию высокого логического напряжения на прямом выходе устройства. Это напряжение открывает первый n-канальный МДП-транзистор М1 динамической нагрузки, который вместе с также открытым первым активным n-канальным МДП-транзистором М2 формирует низкий логический уровень на инверсном выходе.

Изменение логического состояния устройства происходит при смене соотношения уровней входных напряжений. Переключения токов первого и второго источников I1 и I2 соответственно из первого ключевого биполярного n-p-n транзистора Q3 во второй Q4 и из третьего ключевого биполярного n-p-n транзистора Q5 в четвертый Q6 вызывают повышение напряжения на истоке первого активного p-канального и затворе второго активного n-канального МДП-транзисторов MP и М2' и снижение напряжений на аналогичны: выводах второго активного p-канального и первого активного n-канального МДП-транзисторов MP' и М2. В результате подключенные к инверсному выходу первый активный p-канальный МДП-транзистор MP открывается, первый активный n-канальный МДП-транзистор М2 закрывается, а инверсное выходное напряжение переключается из низкого в высокий логический уровень. При достижении этим напряжением порогового значения у второго n-канального МДП-транзистора М1' динамической нагрузки начинает формироваться канал, что дает возможность ранее закрытому и открытому соответственно вторым активным p- и n-канальным МДП-транзисторам MP' и М2' осуществить снижение логического уровня на прямом выходе устройства.

Недостатками этого устройства является его низкое быстродействие, обусловленное использованием недостаточно эффективного способа управления МДП-транзисторами при низком перепаде управляющих напряжений, вырабатываемых ЭСЛ переключателем тока, и асимметрия динамических характеристик логических переходов, вызванная обусловленностью низкого логического уровня на одном из выходов высоким уровнем на другом.

Задача изобретения устранение названных недостатков.

Поставленная задача решается тем, что в преобразователь уровня ЭСЛ-КМОП, содержащий переключатель тока, состоящий из источника тока, первого и второго нагрузочных резисторов, первого и второго биполярных n-p-n транзисторов связи и первого и второго ключевых биполярных n-p-n транзисторов, эмиттеры которых подключены к первому выводу источника тока, а базы соответственно являются прямым и инверсным входами устройства, коллектор первого ключевого биполярного n-p-n транзистора соединен с базой первого биполярного n-p-n транзистора связи и с первым выводом первого нагрузочного резистора, коллектор второго ключевого биполярного n-p-n транзистора соединен с первым выводом второго нагрузочного резистора и с базой второго биполярного n-p-n транзистора связи, коллекторы первого и второго биполярных n-p-n транзисторов связи и вторые выводы первого и второго нагрузочных резисторов подключены к шине положительного напряжения питания, выходной каскад, состоящий из первого и второго активных p-канальных и первого и второго активных n-канальных МДП-транзисторов и первого и второго n-канальных МДП-транзисторов динамической нагрузки, истоки первого и второго активных p-канальных МДП-транзисторов соединены соответственно с эмиттерами первого и второго биполярных n-p-n транзисторов связи и с затворами соответственно второго и первого n-канальных активных МДП-транзисторов, стоки которых соответственно соединены со стоками второго и первого активных p-канальных МДП-транзисторов и являются соответственно прямым и инверсным выходами устройства, истоки первого и второго активных n-канальных МДП-транзисторов соответственно соединены со стоками первого и второго n-канальных МДП-транзисторов динамической нагрузки, истоки которых и второй вывод источника тока подключены к шине отрицательного напряжения питания, введены первый и второй элементы смещения, первые выводы которых соответственно подключены к эмиттерам первого и второго биполярных n-p-n транзисторов связи, а вторые выводы соответственно соединены с затворами первого и второго активных p-канальных МДП-транзисторов, со стоками первого и второго n-канальных МДП-транзисторов динамической нагрузки, затворы которых соответственно соединены с затворами первого и второго активных n-канальных МДП-транзисторов. Каждый элемент смещения выполнен на резисторе, выводы которого являются выводами элемента смещения, или состоит из первого и второго смещающих диодов и смещающего резистора, анод первого смещающего диода является первым выводом элемента смещения, его катод соединен с анодом второго смещающего диода, катод которого подключен к первому выводу смещающего резистора, второй вывод которого является вторым выводом элемента смещения.

Указанное выполнение преобразователя уровня ЭСЛ-КМОП позволяет получить высокое быстродействие за счет реализации в устройстве метода форсированного управления МДП-транзисторами, при котором воздействие на транзисторы осуществляется одновременно по выводам истока и затвора, и исключения взаимозависимости выходных напряжений.

По сравнению с аналогами в устройстве впервые используются первый и второй элементы смещения и измененные связи компонентов, что позволяет получить новый технический результат.

Проведенные патентные исследования подтвердили новизну изобретения, а также показали, что в литературе отсутствуют данные, указывающие на влияние отличий патентуемого изобретения на достижение технического результата. Поэтому следует считать, что патентуемое изобретение соответствует критериям новизны и изобретательского уровня.

На фиг. 1 изображены принципиальные электрические схемы устройства - аналога; на фиг. 2 патентуемого преобразователя уровня ЭСЛ-КМОП; на фиг. 3 - вариант выполнения элементов смещения.

Преобразователь уровня ЭСЛ-КМОП содержит переключатель 1 тока, состоящий из источника 2 тока, первого и второго нагрузочных резисторов 3 и 4, первого и второго биполярных n-p-n транзисторов 5 и 6 связи и первого и второго ключевых биполярных n-p-n транзисторов 7 и 8, эмиттеры которых подключены к первому выводу источника 2 тока, а базы соответственно являются прямым и инверсным водами 9 и 10 устройства. Коллектор первого ключевого биполярного n-p-n транзистора 7 соединен с базой первого биполярного n-p-n транзистора 5 связи и с первым выводом первого нагрузочного резистора 3, коллектор второго ключевого биполярного n-p-n транзистора 8 соединен с первым выводом второго нагрузочного резистора 4 и с базой второго биполярного n-p-n транзистора 6 связи, коллекторы первого и второго биполярных n-p-n транзисторов 5, 6 связи и вторые выводы первого и второго нагрузочных резисторов 3, 4 подключены к шине 11 положительного напряжения питания. Преобразователь уровня ЭСЛ-КМОП имеет выходной каскад 12, состоящий из первого и второго активных p-канальных МДП-транзисторов 13 и 14, первого и второго активных n-канальных МДП-транзисторов 15, 16, первого и второго n-канальных МДП-транзисторов 17, 18 динамической нагрузки, первый и второй элементы 19 и 20 смещения. К источникам первого и второго активных p-канальных МДП-транзисторов 13 и 14 соответственно подключены эмиттеры первого и второго биполярных n-p-n транзисторов 5, 6 связи, первые выводы первого и второго элементов 19, 20 смещения, затворы второго и первого n-канальных активных МДП-транзисторов 16, 15 и затворы второго и первого n-канальных МДП-транзисторов 17 и 18 динамической нагрузки. Стоки первого и второго n-канальных активных МДП-транзисторов 15 и 16 соответственно соединены со стоками первого и второго активных p-канальных МДП-транзисторов 13, 14 и являются инверсным и прямым выходами 21 и 22 устройства, истоки первого и второго активных n-канальных МДП-транзисторов 15 и 16 соответственно соединены со вторыми выводами второго и первого элементов 20 и 19 смещения и стоками первого и второго МДП-транзисторов 17, 18 динамической нагрузки, истоки которых и второй вывод источника 2 тока подключены к шине 23 отрицательного напряжения питания.

Устройство работает следующим образом. При высоком логическом уровне на прямом входе 9 и низком на инверсном входе 10 ток источника 2 тока протекает через первый ключевой биполярный n-p-n транзистора 7 в первый нагрузочный резистор 3 и создает на нем падение напряжения, вызывающее формирование низкого логического уровня на базе биполярного n-p-n транзистора 5 связи, передаваемого транзистором 5 на исток первого активного p-канального МДП-транзистора 13 и затворы второго активного n-канального МДП-транзистора 16 и второго n-канального МДП-транзистора 18 динамической нагрузки. Вследствие отсутствия тока во втором нагрузочном резисторе 4 на эмиттере второго биполярного n-p-n транзистора 6 связи устанавливается напряжение высокого логического уровня, поступающее на исток второго активного p-канального МДП-транзистора 14 и затворы первого активного n-канального МДП-транзистора 15 и первого n-канального МДП-транзистора 17 динамической нагрузки.

Имея соответственно высокий и низкий логические уровни на затворах, первый и второй n-канальные МДП-транзисторы 17 и 18 динамической нагрузки находятся в проводящем и закрытом состояниях. Наличие канала у первого n-канального МДП-транзистора 17 динамической нагрузки обеспечивает протекание в первом элементе 19 смещения тока, вызывающего падение напряжения на элементе 19, и дополнительное смещение низкого логического уровня, передаваемого элементом 19 смещения с эмиттерами первого биполярного n-p-n транзистора 5 связи на затвор второго активного p-канального МДП-транзистора 14 и исток первого активного n-канального МДП-транзистора 15, обеспечивая их открытые состояния. Обесточенный же по причине отсутствия канала у второго n-канального транзистора 18 динамической нагрузки второй элемент 20 смещения оказывает минимальное смещающее воздействие на высокий запирающий логический уровень, передаваемый им с эмиттера второго биполярного n-p-n транзистора 6 связи на затвор первого активного p-канального МДП-транзистора 13 и исток второго активного n-канального МДП-транзистора 16.

При описанных состояниях транзисторов инверсный выход 21 устройства через последовательные каналы первого активного n-канального МДП-транзистора 15 и первого n-канального МДП-транзистора 17 динамической нагрузки оказывается подключенным к шине 23 отрицательного напряжения питания, на нем формируется выходное напряжение низкого логического уровня. Прямой выход 22 через канал второго активного p-канального МДП-транзистора 14 соединен с высоким эмиттерным потенциалом второго биполярного n-p-n транзистора 6 связи, что обусловливает наличие на прямом выходе 22 высокого логического уровня.

Изменение логического состояния устройства происходит при смене соотношения уровней напряжений на прямом и инверсном входах 9 и 10. Переключение тока источника 2 тока из первого ключевого биполярного n-p-n транзистора 7 во второй ключевой биполярный n-p-n транзистор 8, а следовательно, и из первого нагрузочного резистора 3 во второй резистор 4 вызывает повышение напряжения на эмиттере первого биполярного n-p-n транзистора 5 связи и снижение на эмиттере второго биполярного n-p-n транзистора 6 связи.

Первый и второй n-канальные МДП-транзисторы 17 и 18 динамической нагрузки при этом изменяют свои состояния на противоположные. Возникновение канала у второго n-канального МДП-транзистора 18 динамической нагрузки приводит к появлению в элементе 20 смещения тока, увеличивающего смещение вниз передаваемого на затвор первого активного p-канального МДП-транзистора 13 и исток второго активного n-канального МДП-транзистора 16 снижающегося потенциала эмиттера второго биполярного n-p-n транзистора 6 связи. Исчезновение канала у первого n-канального МДП-транзистора 17 динамической нагрузки обусловливает уменьшение тока в первом элементе 19 смещения, а следовательно, и его смещающее воздействие на повышающийся эмиттерный потенциал первого биполярного n-p-n транзистора 5 связи, передаваемый на затвор второго активного p-канального МДП-транзистора 14 и исток первого активного n-канального МДП-транзистора 15.

Повышение напряжения на затворе первого активного p-канального МДП-транзистора 13 при снижении напряжения на его истоке выключает канал у первого активного p-канального МДП-транзистора 13. Происходящее одновременно с этим включение канала у первого активного n-канального МДП-транзистора 15 в результате снижения истокового потенциала при высоком напряжении на затворе приводит к снижению напряжения на инверсном выходе 21.

Повышение истокового напряжения у второго активного p-канального МДП-транзистора 14 при снижении его затворного напряжения в условиях отключения цепи из последовательных каналов второго активного n-канального МДП-транзистора 16 и второго n-канального МДП-транзистора 18 динамической нагрузки вызывает повышение напряжения на прямом выходе 22.

В качестве элементов 19 и 20 смещения в преобразователе уровня ЭСЛ КМОП могут быть использованы резисторы, выводы которых являются выводами элементов 19, 20 смещения, состоящих из последовательных цепей, включающих кроме резисторов 26 два диода 24 и 25. Обладая значительно меньшей величиной динамического сопротивления на открытом участке вольт-амперной характеристики, чем линейные резисторы при равных токах и напряжениях, диоды осуществляют передачу смещенных сигналов с меньшими задержками.

Высокая скорость переключения выходных напряжений в устройстве достигается благодаря реализации форсированного управления МДП-транзисторами. Включение первого и второго активных p-канальных МДП-транзисторов 13 и 14 осуществляется одновременно понижением затворных напряжений и повышением напряжений на их истоках, а включение первого и второго активных n-канальных МДП-транзисторов 15 и 16 повышением затворных напряжений и понижением истоковых, при выключении каналов названных напряжения изменяются обратно также одновременно. Такой способ управления МДП-транзисторами эффективен при низкой величине логических перепадов напряжений, вырабатываемых ЭСЛ переключателем 1 тока.

Изобретение относится к электротехнике и предназначено для использования в логических устройствах на биполярных и комплементарных МДП-транзисторах, его целью является повышение быстродействия преобразователя уровня ЭСЛ-КМОП, которое достигается введением в устройство первого и второго элементов смещения 19, 20 и изменением связей компонентов, позволившим реализовать в устройстве метод форсированного управления активными p- и n-канальными МДП-транзисторами 13 - 116, при котором воздействие на транзисторы осуществляется одновременно по выходам истока и затвора. Кроме названных компонентов на схеме устройства обозначены переключатель 1 тока, источник 2 тока, нагрузочные резисторы 3 и 4, биполярные n-p-n транзисторы 5 и 6 связи и ключевые биполярные n-p-n транзисторы 7 и 8, прямой и инверсный входы 9 и 10 устройства, выходной каскад 12, n-канальные МДП-транзисторы 17, 18 динамической нагрузки, инверсный и прямой выходы 21 и 22 устройства, шины 11 и 23 положительного и отрицательного напряжений питания 2 з.п. ф-лы, 3 ил.

1. Преобразователь уровня ЭСЛ-КМОП, содержащий переключатель тока, состоящий из источника тока, первого и второго нагрузочных резисторов, первого и второго биполярных n p n-транзисторов связи и первого и второго ключевых биполярных n p n-транзисторов, эмиттеры которых подключены к первому выводу источника тока, а базы соответственно являются прямым и инверсным входами устройства, коллектор первого ключевого биполярного n p - n-транзистора соединен с базой первого биполярного n p n-транзистора связи и с первым выводом первого нагрузочного резистора, коллектор второго ключевого биполярного n p n-транзистора соединен с первым выводом второго нагрузочного резистора и с базой второго биполярного n p n-транзистора связи, коллекторы первого и второго биполярных n p n-транзисторов связи и вторые выводы первого и второго нагрузочных резисторов подключены к шине положительного напряжения питания, выходной каскад, состоящий из первого и второго активных p-канальных и первого и второго активных n-канальных МДП транзисторов и первого и второго n-канальных МДП транзисторов динамической нагрузки, истоки первого и второго активных p-канальных МДП транзисторов соединены соответственно с эмиттерами первого и второго биполярных n p - n-транзисторов связи и с затворами соответственно второго и первого n-канальных активных МДП транзисторов, стоки которых соответственно соединены со стоками второго и первого активных p-канальных МДП транзисторов и являются соответственно прямым и инверсным выходами устройства, истоки первого и второго активных n-канальных МДП транзисторов соответственно соединены со стоками первого и второго n-канальных МДП транзисторов динамической нагрузки, истоки которых и второй вывод источника тока подключены к шине отрицательного напряжения питания, отличающийся тем, что в него введены первый и второй элементы смещения, первые выводы которых соответственно подключены к эмиттерам первого и второго биполярных n p n-транзисторов связи, а вторые выводы соответственно соединены с затворами первого и второго активных p-канальных МДП транзисторов, со стоками первого и второго n-канальных МДП транзисторов динамической нагрузки, затворы которых соответственно соединены с затворами первого и второго активных n-канальных МДП транзисторов. 2. Преобразователь по п.1, отличающийся тем, что каждый элемент смещения выполнен на резисторе, выводы которого являются выводами элемента смещения. 3. Преобразователь по п.1, отличающийся тем, что каждый элемент смещения состоит из первого и второго смещающих диодов и смещающего резистора, анод первого смещающего диода является первым выводом элемента смещения, его катод соединен с анодом второго смещающего диода, катод которого подключен к первому выводу смещающего резистора, второй вывод которого является вторым выводом элемента смещения.