Дифференцирующее устройство Советский патент 1993 года по МПК G06G7/18 

(Л

С

Дифференцирующее устройство относится к аналоговой вычислительной технике и может быть использовано в системах контроля и автоматического регулирования. Цель изобретения - повышение помехозащищенности устройства. Дифференцирующее устройство содержит сумматор (1), двусторонний амплитудный ограничитель

00

ю ю о J

Фиг Л

Изобретение относится к аналоговой вычислительной технике и может быть использовано в системах контроля и автоматического регулирования.

Цель изобретения - повышение помехозащищенности устройства.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства. Здесь приняты следующие обозначения:

а - сигнал на выходе генератора 5 тактовых импульсов;

б - сигнал на входе 6;

в - сигнал на выходе сумматора 1;

г - сигнал на выходе ограничителя 2;

д - с. гнал на выходе интегратора 3;

е - сигнал на выходе 7 устройства.

Диаграммы приведены применительно к случаю линейного изменения входного сигнала (диаграмма б), когда в течение промежутка времени 0-ч помеха отсутствует, а в течение промежутка времени ti-t2 вместе со входным сигналом действует помеха в виде прямоугольного импульса с амплитудой, примерно на порядок превышающей порог ограничения ограничителя 2.

Пунктиром на диаграммах в и д, е изображены для сравнения сигналы на выходах соответственно сумматора, интегратора и блока запоминания в устройстве-прототипе, где ограничитель отсутствует.

Дифференцирующее устройство содержит сумматор 1, двухсторонний амплитудный ограничитель 2, интегратор 3, блок 4 запоминания и генератор 5 тактовых импульсов, входную 6 и выходную 7 шины. Первый (неинвертирующий) вход сумматора 1 соединен с шиной б, второй (инвертирующий) - с выходом блока 4 и шиной 7,а выход - со входом ограничителя 2. Информационный вход блока 3 соединен с выходом ограничителя 2, а управляющий вход - с выходом генератора 5.

Дифференцирование входного сигнала в предлагаемом устройстве, как и в прототипе, осуществляется в замкнутом контуре с интегрирующей отрицательной обратной связью. Отрицательная обратная связь осуществляется путем запоминания сигнала, соответствующего производной входного сигнала, в блоке 4 в тактовые моменты времени, задаваемые генератором 5, интегрирование запомненного сигнала с помощью интегратора 3 и подачи результата интегрирования на -второй (инвертиующий) вход сумматора 1, на первый (неинвертирующий) вход которого поступает с шины 6 входной

и

дифференцируемый сигнал. Результат дифференцирования снимается с шины 7, подключенной к выходу блока 4.

Особенностью является то, что сигнал с

выхода сумматора 1, соответствующий производной входного сигнала, перед запоминанием подвергается двухстороннему ограничению в ограничителе 2. Ограничитель 2 имеет характеристику (зависимость выходного напряжения от входного), описываемую уравнением:

U

вых

UBX при lUexl Е Esing UBX при lUBxl E

25

где UBX и иВых - соответственно входное выходное напряжения ограничителя 2;

Е - порог ограничения - напряжение 20 соответствующее максимальной скорое™ изменения входного сигнала в отсутствие высокочастотных помех.

Введение ограничения запоминаемого сигнала защищает устройство от воздействия высокочастотных импульсных помех

При воздействии помехи в виде резкого изменения входного сигнала, то есть при скорости изменения входного сигнала, превышающей уровень, соответствующий

порогу Е ограничения, в блоке 4 запоминается, а затем интегратором 3 интегрируется уровень Е.

Это значительно ослабляет воздействие помех по сравнению с прототипом, где в

этом случае запоминается и интегрируется уровень, значительно превышающий Е, что приводит к большой погрешности отсчета и большой колебательности процессов на входе и выходе интегратора.

Формула изобретения

Дифференцирующее устройство, содержащее алгебраический сумматор, блок запоминания, интегратор и генератор тактовых импульсов, выход которого соединем с управляющим входом блока запоминания, выход которого подключен к выходу устройства и к входу интегратора, а выход последнего подключен к вычитающему входу алгебраического сумматора, суммирующий

вход которого подключен к входу устройства, отличающееся тем, что, с целью повышения помехозащищенности устройства, в него введен двухсторонний амплитудный ограничитель, вход которого соединен

с выходом сумматора, а выход - с информационным входом блока запоминания.

at

lllllllllllllllllllllllllllMIIII I

/

ii

Фиг.1 U