Адаптивный приемник сигналов минимальной частотной манипуляции Советский патент 1993 года по МПК H04L27/14 

Изобретение относится к радиотехнике.

Цель изобретения - повышение помехоустойчивости приема сигналов в условиях воздействия внешних узкополосных помех.

На фиг.1 изображена структурная электрическая схема предложенного адаптивного приемника; на фиг.2 - схема синхронизатора; на фиг. 3 - схема блока адаптивной обработки четных и нечетных функций; на фиг.4 - схема блока измерения; на фиг.5 -схема блока автовыбора; на фиг.6 - схема блока объединения.

Адаптивный приемник содержит первый, второй, третий, четвертый перемножители 1-4, первый, второй интеграторы 5. 6 со сбросом, первый, второй дифференциальные декодеры 7, 8, первый, второй формирователи 9, 10, первый, второй блоки 11, 12 измерения, первый, второй блоки 13, 14 адаптивной корреляционной обработки четных функций, первый, второй блоки 15, 16 адаптивной корреляционной обработки нечетных функций, первый - четвертый блоки 17-20 автовыбора, синхронизатор-21, первый, второй фазовращатели 22, 23, блок 24 объединения сигналов.

Синхронизатор 21 содержит удвоитель 25 частоты, первый, второй блоки 26, 27 фазовой автоподстройки частот (ФАПЧ), первый, второй делители 28, 29 частот, пе- ремножитёль 30, фильтры 31, 32, третий, четвертый делители 33, 34 частоты.

Блоки адаптивной обработки четных и нечетных функций содержат генератор 35

со со

СЛ

о

функций, перемножители 36 - 41, интеграторы 42, 43, 44 со сбросом, тактируемый элемент памяти 45 - 47, блок 48 перемножения, блок 49 ускорения, блок 50 решения, сумматор 51, линию задержки 52, квадраторы 53, 54, усреднитель 55, сумматор 56. инвертор 57, элемент И 58, усреднитель 59, перемножители 60, 61, интеграторы 62, 63 со сбросом, управляемые усилители 64, 65, пороговые блоки 66, 67, тактируемые элементы памяти 68, 59, блок 70 вычисления модуля, тактируемый элемент памяти 71, элемент И 72, ключи 73,74, элемент ИЛИ 75, одноразрядный двоичный счетчик 76, формирователи 77, 78, инвертор 79.

Блок измерения содержит блок 80 вычисления модуля, тактируемый элемент памяти 81, квадратор 82, усреднитель 83, сумматор 84, управляемый усилитель 85, усреднитель 86, квадратор 87.

Блок автовыбора содержит компаратор 88, инвертор 89, ключи 90, 91, 92,93, сумматор 94, элемент ИЛИ 95.

Блок объединения сигналов содержит формирователи 96.97, ключи 98,99, элемент ИЛИ 100.

Адаптивный приемник работает следующим образом.

На вход адаптивного приемника поступает смесь последнего сигнала, помехи и шума.

В синхронизаторе 24, в блоке 25 частота удваивается, т.е. снимается манипуляция. ПеремножительвЗО перемножает сигналы усилителей 28, 29, вносящих в опорные колебания неоднозначность фазы ±п . После перемножения в спектре сигнала появляются гармонические колебания ± cos(2 W0 t + 2 р0 ) на выходе фильтра 31 и ± cos2 (3 t на выходе фильтра 32.

Сигналы с синхронизатора 24 сдвигаются по фазе на л 12 в фазовращателях 22, 23. Блоки 1, 3, 5. 7 осуществляют конкретную корреляционную обработку синфазной составляющей входного сигнала, помехи и шума. В переключателе 1 осуществляется перевод синфазной составляющей указанной суммы входных сигналов на видеочастоту. Управление интегратором 5 осуществляется импульсами, вырабатываемыми формирователем 9.

Блок измерения 11 оценивает отношение сигнал/шум на выходе интегратора 5.

Видеосигнал с выхода переключателя 1 поступает также на входы блоков 13, 15, осуществляющих адаптивную корреляционную обработку синфазной составляющей зашумленного интервала. Блок 13 оптимизирует опорный сигнал, синтезирует в базисе четных функций по критерию максимума отношения сигнал/шума на входе решающей схемы. Блок 15 оптимизирует опорный сигнал, синтезируемый в базисе нечетных

функций, На информационных выходах блоков 13, 15 логические сигналы несут информацию о принятом решении относительно передаваемых информационных сигналов, на измерительных выходах этих блоков напряжение обратно пропорционально отношению сигнал/шум на входах решающих схем этих блоков.

Блок 17 пропускает на свой информационный выход логические сигналы с инфор5 мационного выхода того блока на входе решающей схемы которого отношение сигнал/шум наибольшее. На измерительный выход блока 17 проходит сигнал с измерительного выхода того блока, в котором так0 же отношение сигнал/шум наибольшее (т.е. проходит тот сигнал из двух, который меньше).

Блок 18 коммутирует логические сигналы с блока 17 и дифференциального декоде5 ра 7. Таким образом, блоки 17, 18 осуществляют автовыбор того из трех каналов корреляционной обработки (адаптивных четного или нечетного и когерентного), в котором на входе решающей схемы обес0 печивается при принятии решения о передаваемом символе наибольшее отношение сигнал/шум.

Аналогичным образом работают блоки 2, 4, 6, 8, 1, 12, 14,46, 19, 20 квадратурного

5 канала с синхронизацией от формирователя 10. Далее последовательно логических сигналов длительностью 2Т каждый с информационных выходов блоков 18 м 19 поступают на информационные входы блока 24, кото0 рый с периодичностью Т коммутирует их на выход адаптивного приемника. Формула изобретения 1. Адаптивный приемник сигналов минимальной частотной манипуляции, содер5 жзщий первый и второй перемножители, первый и второй интеграторы со сбросом, первый и второй дифференциальные декодеры, синхронизатор и блок объединения сигналов, отличающийся тем, что, с

0 целью повышения помехоустойчивости приема сигналов в условиях воздействия внешних узкополосных помех, введены третий и четвертый перемножители, первый и второй формирователи, первый и второй блоки из5 мерения, первый и второй блоки адаптивной корреляционной обработки четных функций, первый и второй блоки адаптивной корреляционной обработки нечетных функций, первый - четвертый блоки автовыбора, а также первый и второй фазовращатели, причем первые входы первого и второго перемножителей и вход синхронизатора являются входом устройства, первый выход синхронизатора соединен с вторым входом второго перемножителя и через первый фа- зовращатель с вторым входом первого перемножителя,второйвыход синхронизатора соединен с входом второго формирователя, первым входом четвертого перемножителя и через второй фазовраща- тель с первым входом третьего перемножителя и входом первого формирователя, выход первого перемножителя соединен с сигнальными входами первых блоков адаптивной корреляционной обработки четных и нечетных функций и с вторым входом третьего перемножителя, выход которого соединен с информационным входом первого интегратора со сбросом, выход первого формирователя соединен со стробирующи- .ми входами первых блоков адаптивной корреляционной обработки четных и нечетных функций, первого интегратора со сбросом, первого блока измерения первого дифференциального декодера и с первым строби- рующим входом блока объединения сигналов, измерительные выходы первых блоков адаптивной корреляционной обработки четных и нечетных функций соединены соответственно с первым и вторым входами первого блока автовыбора, а информационные выходы первых блоков адаптивной корреляционной обработки четных и нечетных функций соединены соответственно с третьим и четвертым входами первого блока автовыбора, измерительный и информационный выходы которого соединены соответственно с первым и вторым входами второго блока автовыбора, выход первого интегратора со сбросом соединен с информационными входами первого блока измерения и.первого дифференциального декодера, выходы которых соединены соответственно с третьим и четвертым входами второго блока автовыбора, причем выход второго блока звтовыбора соединен с первым информационным входом блока объединения сигналов, выход второго перемножителя - с сигнальными входами вторых блоков адаптивной корреляционной обработки четных и нечетных функций и с вторым входом четвертого перемножителя, выход которого соединен с информационным входом второго интегратора со сбросом, выход второго формирователя соединен со стробирующими входами вторых бло.ков адаптивной корреляционной обработки четных и нечетных функций, второго интегратора со сбросом, второго блока измерения, второго дифференциального -декодера и с вторым стробирующим входом блока объединения сигналов, измерительные выходы вторых блоков адаптивной корреляционной обработки четных и нечетных функций соединены соответственно с первым и вторым входами третьего блока автовыбора, а информационные выходы вторых блоков адаптивной корреляци- онной обработки четных„и нечетных функций - соответственно с третьим и четвертым входами третьего блока автсвыбора. измерительный и информационный выходы которого соединены соответственно с первым и.,вторым входами четвертого блока автовыбора, выход второго интегратора со сбросом соединен с информационным входами второго блока измерения и второго дифференциального декодера, выходы которых соединены соответственно с третьим и четвертым входами четвертого блока автовыбора, причем выход четвертого ав- товыбора соединен с вторым измерительным входом блока объединения сигналов, выход которого является выходом устройства.

2.Приемник по п.1, о т л и ч а ю щ и и с я тем, что синхронизатор содержит удвоитель частоты, первый и второй блоки фазовой звтоподстройки частоты, первый - четвертый делители частоты, пятый перемножитель, а также первый и второй фильтры, причем вход удвоителя частоты является входом синхронизатора, а выход соединен

с входами первого и второго блоков фазовой автоподстройки частоты, выходы которых через первый и второй делители частоты соединены соответственно с первым и вторым входами пятого перемножителя, выход которого соединен с входами первого и второго фильтров, выходы которых соединены соответственно с входами третьего и чет- вертог о делителей частоты, причем выход третьего делителя частоты является первым выходом синхронизатора, а выход четвертого делителя частоты - вторым выходом синхронизатора.

3.Приемник по п.1, отличающий- с я тем, что каждый из первых и вторых блоков адаптивной корреляционной обработки четных и нечетных функций содержит генератор функций, 2N+2 перемножителей; с шестого по (2N+7}-u, N+2 интеграторовсо сбросом, с третьего по(М+4}-й- N+3 тактируемых элементов памяти, блок перемножения, блок усреднения, блок решения, первый и второй сумматоры, линию задержки, первый и второй квадраторы, первый и второй усреднители, первый и второй инверторы, первый и второй элементы И, пер- вый и второй управляемые усилители,

первый и второй пороговые блоки, первый блок вычисления модуля, первый и второй ключи, первый элемент ИЛИ, одноразрядный двоичный счетчик, а также третий и четвертый формирователи, причем N выходов генерэдора функций соединены с первыми входами соответствующих перемножителей с шестого по (М+5)-й и с первыми входами соответствующих перемножителей с (N+6)-ro по (2М+5)-й, вторые входы (N+6) - (2N+5)-ro перемножителей соединены между собой и подключены к сигнальному входу блока адаптивной корреляционной обработки четных и нечетных функций, а выходы через соответствующие последовательно соединенные третий

-(N+2)-n интеграторы со сбросом и первый

-N-й тактируемые элементы памяти подключены к N входам блока перемножения, N(N+1)/2 выходов которого через N(N+1)/2- входовый блок усреднения соединены с соответствующими N(N+1)/2 входами блока решения, N выходов которого соединены с вторыми входами, соответствующих шестого - (N+5)-ro перемножителей, выходы которых соединены соответственно с первым - N-м входами N-входового сумматора, выход которого соединен с первым входом (2N+6)- го перемножителя и через линию задержки с первым входом (2N+7)-ro перемножителя, вторые входы (2N+6)-ro и (2N+7)-ro перемножителей объединены и соединены с сигнальным входом блока адаптивной корреляционной обработки четных и нечетных функций, а выходы через соответствующие последовательно соединенные (М+3)-й интегратор со сбросом, первый управляемый усилитель и пороговый блок. (Ы+1)-й тактируемый элем ент памяти и первый ключ и последовательно соединенные (N+4)-u интегратор со сбросом, вторые управляемый усилитель и пороговый блок, (М+2)-й тактируемый элемент памяти и второй ключ подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого является информационным выходом блока адаптивной корреляционной обработки четных и нечетных функций, стробирующий вход которого соединен с входом двоичного одноразрядного счетчика, выход которого через третий формирова- тель соединен с входом генератора функций, стробирующими вводами третьего - (N+3)-ro интеграторов со сбросом. (N+1)-ro тактируемого элемента памяти и первыми входами первого и второго элементов И, выход одноразрядного двоичного счетчика также соединен через четвертый формирователь со стробирующими входами (N+4)-ro интегратора со сбросом и (КН2)-то тактируе-

мого элемента памяти, со стробирующим входом первого ключа, а также через второй инвертор - со стробирующим входом второго ключа, выход первого управляемого усилителя соединен также через первый блок вычисления модуля с информационным входом (М+3)-го тактируемого элемента памяти, выход которого через последовательно соединенные второй квадратор, первый усред0 нитель и второй сумматор подключен к измерительному выходу блока адаптивной корреляционной обработки четных и нечетных функций, а также через второй усреднитель соединен с вторыми входами первого и

5 второго управляемых усилителей и входом первого квадратора, выход которого соединен с вторым входом второго сумматора, выход (N+1)-ro тактируемого элемента памяти также соединен с вторым входом второго

0 элемента И и через первый инвертор с вторым входом первого элемента И, выход которого соединен со стробирующими входами первого - N-ro тактируемых элементов памяти, причем выход второго эле5 мента И соединен со стробирующим входом (N+3)-ro тактируемого элемента памяти.

4.Приемник по п.1. от л ичающий- с я тем, что блок измерения содержит последовательно -соединенные, второй блок

0 вычисления модуля, (М+4)-й тактируемый элемент памяти, третий управляемый усилитель, третий квадратор, третий усреднитель и третий сумматор, причем вход второго блока вычисления модуля является инфор5 мационным входом блока измерения, стробирующий вход которого соединен со стробирующим входом (N+4)-ro тактируемого элемента памяти, выход третьего управляемого усилителя также соединен с входом

0 четвертого усреднителя, выход которого соединен с вторым входом третьего управляемого усилителя и через четвертый квадратор с вторым входом третьего сумматора, выход которого является выходом блока измере5 ния.

5.Приемник по п.1, о т л и ч а ю щ и и - с я. тем, что блок автовыбора содержит компаратор, третий инвертор, третий - шестой ключи, четвертый сумматор и второй эле0 мент ИЛИ, причем первый вход блока автовыбора соединен с первыми входами компаратора и третьего ключа, выход которого соединен с первым входом четвертого сумматора, второй вход блока автовыбора

5 соединен с первым входом четвертого ключа, выход которого соединен с первым входом второго элемента ИЛИ. третий вход блока автовыбора соединен с вторым входом компаратора и первым входом пятого ключа, выход которого соединен с вторым

входом четвертого сумматора, четвертый вход блока автовыбора соединен с первым входом шестого ключа, выход которого соединен с вторым входом второго элемента ИЛИ, выход компаратора соединен со стро- бирующими входами пятого и шестого ключей и через третий инвертор со стробирующими входами третьего и четвертого ключей, причем выход четвертого сумматора является измерительным выходом блока автовыбора, а выход второго элемента ИЛИ - информационным выходом блока автовыбора.

6. Приемник поп.1,отличающий- с я тем, что блок объединения сигналов содержит пятый и шестой формирователи,

0

седьмой и восьмой ключи и третий элемент ИЛИ, причем первый стробирующий вход блока объединения сигналов через пятый формирователь соединен со стробирующим входом седьмого ключа, выход которого соединен с первым входом третьего элемента ИЛИ, второй стробирующий вход блока объединения сигналов через шестой формирователь соединен со стробирующим входом восьмого ключа, выход которого соединен с вторым входом третьего элемента ИЛИ, входы седьмого и восьмого ключей являются соответственно первым и вторым информа- ционн,ым входами блока объединения сигналов, а выход третьего элемента ИЛИ - выходом блока объединения сигналов.

Использование: в системах радиосвязи, в частности, для приема сигналов минимальной частотной манипуляции в условиях воздействия внешних узкополосных помех. Сущность изобретения; адаптивный приемник состоит из двух идентичных квадратурных каналов корреляционной обработки, каждый из которых содержит неадаптивный канал, два адаптивных канала, оптимизирующих опорный сигнал по критерию максимума отношения сигнал/шум на входе решающей схемы, и два блока автовыбора. Оба адаптивных канала осуществляют корреляционную обработку на удвоенном тактовом интервале: в первом канале опорный сигнал оптимизируется в базисе четных функций, во втором - в базисе нечетных функций. Блоки автовыбора пропускают на выход приемника сигнал с выхода того из трех каналов, на входе решающей схемы которого при принятии решения обеспечивается наибольшее отношение сигнал/шум 5 з.п, ф-лы. 6 ил. ел С

Фиг:1

0К2.2.

(uW

Ј-гпф

dujo

I

is

Н

/ч я

4i

и

/

PЈ

i

ii.

N

/

/ч

-Z

119SE81