ЦИФРОВОЙ ВОЛЬТМЕТР Советский патент 1968 года по МПК G01R19/25 

В известных цифровых вольтметрах, содержащих источник опорного напряжения, дискретный делитель, сравнивающее устройство, регистр памяти из групп по четыре триггера, генератор с шинами четных и нечетных импульсов, между генератором и единичными входами триггеров включен распределитель, имеющий столько выходов, сколько триггеров находится в регистре памяти.

В предлагаемом устройстве, с целью его упрощения и совмещения в регистре памяти функций распределения импульсов и запоминания, между единичными входами четных и нечетных триггеров и генератором импульсов включены схемы совпадения, испульсные входы которых подсоединены к шинам четных или нечетных импульсов, потенциальные входы первой и второй схем совпадения подключены к единичным, а третьей и четвертой - к нулевым выходам соответственно, второго и третьего триггеров.

На фиг. 1 приведена блок-схема предлагаемого вольтметра (две декады); на фиг. 2 - временная диаграмма его работы.

Описываемое устройство состоит из потенциометра (опорного источника напряжения с дискретным делителем) 1, вырабатывающего конпенсационное напряжение U_к, сравнивающего устройства 2, определяющего знак разности между U_к и измеряемым напряжением U_x и имеющего на выходе ячейку памяти 3; двух декад (групп по четыре триггера) 4 и 5, образующих регистр памяти, выполненный по четырехэлементному двоично-десятичному коду, например, по коду 8421; генератора 6 с шинами 7 и 8 четных и нечетных импульсов; узлов 9 и 10 совпадения.

Ввиду идентичности узлов 4 и 5, 9 и 10 на фиг. 1 раскрыты лишь узлы 4 и 9.

Декада 4 регистра памяти состоит из четырех триггеров 11, 12, 13 и 14, на нулевых входах «0» которых помещены схемы 15 совпадения, подключенные потенциальными входами 16 к шине 17 перекомпенсации. Импульсный вход 18 схем 15 совпадения подключен к нулевому выходу «0» того триггера, который следует за триггером, имеющим данную схему совпадения на входе «0». Такое включение схем 15 совпадения обеспечивает сброс предыдущего триггера после срабатывания последующего (при наличии разрешающего сигнала на шине 17).

Узел 9 состоит из четырех схем совпадения 19, 20, 21 и 22, подключенных своими выходами 23 к единичным входам «1» триггеров 11-14. Импульсные входы 24 схем совпадения 19-22 подключены к шинам (7 или 8) четных или нечетных импульсов; потенциальные входы 25 первой (19) и второй (20) схем совпадения подключены к единичным «1», а третьей (21) и четвертой (22) - к нулевым «0» выходам второго (12) и третьего (13) триггеров соответственно. Вторые потенциальные входы 26 схем совпадения 19-22 подключены к выходу «0» триггера 27, выдающего разрешение или запрет на отработку декады 4. Аналогично триггер 28 управляет отработкой декады 5 через узел 10.

На входах триггеров 27 и 28 помещены схемы 15 совпадения, работающие при включении, указанном на фиг. 1, как дифференцирующие цепочки. Нулевой выход «0» триггера 27 подключен к импульсному входу 18 схемы 15, расположенной на входе «1» триггера 28.

Выходы 29 и 30 декад 4 и 5 регистра памяти подключены к импульсным входам 18 схем 15, расположенных на входах «0» соответственно триггеров 27 и 28.

Ключ 31 связывает шину 7 четных импульсов с импульсным входом 18 схемы 15, расположенной на входе «1» триггера 27.

Диодная сборка 32 подает импульсы опроса на ячейку памяти 3 сравнивающего устройства 2.

Линии задержки 33 включены между выходами 34 и 35 генератора 6 и шинами 7 и 8.

Устройство работает следующим образом.

В исходном положении все триггеры 11-14, 27, 28 находятся в таком состоянии, что на их выходе «0» имеется запрещающий (отрицательный) потенциал.

Предположим, что измеряемое напряжение равно, например, 53 условным единицам (у.е.), а дискретный делитель выполнен по двоично-десятичному коду 8421.

При замыкании в момент t₀ (см. фиг. 2) ключа 31 один из импульсов, действующий на шине 7 (на диаграмме фиг. 2 условно обозначенный е₀), попадает через дифференцирующую цепь на вход «1» триггера 27. Последний опрокидывается и на его выходе «0» появляется разрешающий потенциал. Первый же импульс, действующий на шине 8 (на фиг. 2 условно обозначенный e₁), попадает на вход 24 схемы совпадения 19, дифференцируется и проходит на ее выход 23, так как на потенциальные входы 26 и 25 этой схемы совпадения поданы разрешающие потенциалы.

Импульс е₁ через схему совпадения 21 не проходит, так как она заперта по входу 25 от выхода «0» триггера12.

Далее продифференцированный схемой 19 передний фронт этого импульса попадает на вход «1» триггера 11 и опрокидывает его; при этом включается ступень U_к, равная 80 у.е.

Так как U_к>U_x, то импульс опроса (е₂ на фиг. 2) установит ячейку памяти 3 в такое положение, при котором на шине 17 перекомпенсации будет действовать разрешающий потенциал. Поэтому при срабатывании триггера 12 (от переднего фронта импульса е₂, который сдвинут на время Δt относительно е′₂ - см. фиг. 2), появившийся на его выходе «0» положительный перепад напряжения после дифференцирования схемой 15 попадает на вход «0» триггера 11 и возвращает его в исходное положение. (Причем импульс е₂ через схему совпадения 22 не проходит, так как она заперта по входу 25 от выхода «0» триггера 13). Таким образом, ступень U_к равная 80 у.е., выключается, а ступень 40 у.е. - включается. Теперь U_к становится меньше U_х, и очередной импульс опроса (е′₃ на фиг. 2) установит ячейку 3 в такое положение, при котором на шине 17 действует запрещающий потенциал.

Следующий импульс (е₃ на фиг. 2) по шине 8 попадает на входы 24 схем 19 и 21, но проходит (дифференцируясь) на выход 23 схемы, так как триггер 12 в данный момент времени запирает схему 19 и отпирает схему 21. При этом срабатывает триггер 13, однако положительный перепад напряжения, возникающий на его выходе «0», не попадает на вход «0» триггера 12, так как схемы 15 совпадения заперты от шины 17 по входам 16. В результате этого триггер 12 остается включенным, a U_к делается равным:

U_к=40+20=60 (у.е.)

Теперь U_к>U_х, и при опрокидывании триггера 14 (от переднего фронта импульса е₄) триггер 13 возвращается в исходное состояние. (Импульс е₄ не успевает пройти через схему совпадения 20, так как она заперта по входу 25 потенциалом с выхода «1» триггера 13).

Положительный перепад, появившийся на выходе «0» триггера 14 через выход 29 декады 4 (после дифференцирования схемой 15), попадает на вход «0» триггера 27. Последний опрокидывается, и на его выходе «0» появляется запирающее напряжение, которое попадает на входы 26 схем совпадения 19-22. Вследствие этого импульсы генератора 6 на триггеры 11-14 декады 4 в дальнейшем не влияют. Положительный перепад, появляющийся на выходе «0» триггера 27, дифференцируется схемой 15 и поступает на вход «1» триггера 28, опрокидывая его. При этом на схемы совпадения узла 10 подается разрешающий потенциал, и следующие четыре импульса от генератора 6 попадают, только на декаду 5, работа которой ничем не отличается от работы декады 4.

После восьмого импульса генератора 6 на выходе 30 декады 5 появится сигнал, поступающий через схему 15 на вход «0» триггера 28 и возвращающий его в исходное состояние.

В соответствии с принятым значением U триггеры регистра памяти придут в такое положение, при котором

U_к=U_x=53 у.е.

Перед началом следующего уравновешивания на входы «0» всех триггеров регистра памяти подается сигнал сброса (для упрощения схемы не показанный на фиг. 1), и после замыкания ключа 31 описанный цикл повторяется.

Цифровой вольтметр, содержащий источник опорного напряжения с дискретным делителем, сравнивающее устройство, регистор памяти из групп по четыре триггера и генератор с шинами четных и нечетных импульсов, отличающийся тем, что, с целью упрощения устройства и совмещения в регистре памяти функций распределения импульсов и запоминания, между единичными входами четных и нечетных триггеров и генератором импульсов включены схемы совпадения, импульсные входы которых подсоединены к шинам четных или нечетных импульсов, потенциальные входы первой и второй схем совпадения подключены к единичным, а третьей и четвертой - к нулевым выходам соответственно второго и третьего триггеров.