МАЖОРИТАРНО РЕЗЕРВИРОВАННОЕ ИМПУЛЬСНОЕУСТРОЙСТВО Советский патент 1970 года по МПК G06F11/18 H03K19/23 

Изобретение относится к автоматике и вычислительной технике, может быть ирименеио во времяимпульсных и цифровых системах при повышенных требованиях к их надежности.

Известно мажоритарно резервированное импульсное устройство, содержащее резервные устройства с цепями обратной связи, входные и выходные сборки и запоминающие элементы.

Однако в подобном резервированном устройстве единица, записанная перед сигналом сброса но цепи обратной связи, сохраняется до следующего цикла работы. Она считывается первым импульсом с резервных устройств и дает ложный выходной импульс.

Предложенное устройство отличается тем, что в нем выход каждого запоминающего элемента подключен через входные сборки ко входам считывания двух других запоминающих элементов. Это иозволяет его надежность.

На чертеже показана блок-схема устройства.

Устройство содержит резервные устройства 1-3, например счетчики импульсов, запоминающие элементы 4-6. входные сборки 7-9 Б цепях считываиия элементов 4-6, выходные сборки 10-12 мажоритарного элемента.

счетчика 2 - к элементу 4 и сборкам 8 и 9, счетчика 3 - к элементу 5 и сборкам 7 и .9. Выход сборки 7 подключен к цепи считывания элемента 4, выходы сборок S и 9 соответственно - к цепям считывания элементов 5 и о. Выходы элементов 4-6 подключены к каждой из сборок 10-12. Выходы сборок W-12 соединены с цепями сброса 13-15. Выход элемента 4 подключен к сборкам 8 и 9, выход элемента 5 - к сборкам 7 и 9, выход элемента 6- к сборкам 7 и 8.

По цепям 16-18 на счетчики /-3 иостуиают входные импульсы. Выходные импульсы, идущие с каждого счетчика на запись и считывание в запоминающих элементах 4-б, привязапы к различным тактам общей тактовой сетки устройства и при правильной работе счетчиков появляются на их выходах в течение одного иериода тактов. Вследствие отказов и сбоев в счетчиках 1-3 их выходные импульсы появляются в различные периоды пли совсем не проходят на их выходы.

В исходном состоянни элементы 4-6 установлены в нуль.

При иеодиовременном иоступлеиии сигналов со счетчиков, наиример при поступлении иервым импульса со счетчика /, в элемент 6 записывается единица, а сигнал на втором такге через сборки 7 и 8 идет на считывание с элеодин из элементов 4-6, а в элементе 6 хранится единица. При поступлении сигналов со счетчика 2 по первому такту единица записывается в элемент 4. Сигнал по второму такту со счетч,ика 2 через сборки 8 и 9 идет на считывание с элементов 5 и 6. Таким образом, элементы 4-6 срабатывают от наиболее достоверного - среднего по временному положению- сигнала, и на их выходах одновременно появляются импульсы, передаваемые через сборки 10, 12 на выходы 19-21. Эти импульсы через сборки 7 и 5 считывают с элементов / и 5. Таким образом, все элементы при выдаче выходного сигнала переводятся в состояние «нуль.

Кроме того, при подобном временном соотношении сигналов со счетчиков срабатывают два из элементов 4-6, что повышает надежность работы устройства, так как и при отказах дина-, обрыва деней выдается правильный выходной сигнал.

При одноврёмённом срабатывании двух или трёх счетчик,(.нр«--вь1х6де двух или трех элементов 4-6 цоявляется импульс, но второму такту элементь.. переходят в состояние «нуль. Считывание с третьего элемента 4-6

производят и сигналами обратной связи с выходов элементов 4-6, сработавших непосредственно от сигналов счетчиков /-3 через входные сборки 7-9.

По данной схеме возможно резервирование широкого класса импульсных устройств:

-время-импульсных, число-импульсных и фазо-импульсных устройств;

-реверсивных счетчиков с подачей импульсов сброса на входы вычитания, а входных - на входы суммирования;

-кольцевых, накопительных и других счетчиков;

-многоустойчивых элемеигов и устройств.

Предмет изобретения

Мажоритарно резервированное импульсное, устройство, содерл аш,ее резервные устройства

с цепями обратной связи, входные и выходные сборки и запоминающие элементы, отличающееся тем, что, с целью повышения надежности работы устройства, в нем выход кал :дого запоминающего элемента через входные сборки подключен ко входам считывания двух других запоминающих элементов.