ВСЕСОЮЗНАЯ ПА:ГЕ11иЛ-Гсл,:^Л5НАЯ 6иблиотеиа_№_А____РЕЗЕРВ^ Советский патент 1970 года по МПК H03K19/23 G11C11/56 

Изобретение относится х областям радиоэлектроники, автоматики и вычислительной техники. Известны различные схемы резервированных триггеров, содержаш.ие резервные триггеры, мажоритарный элемент, схемь; «И схемы «ИЛИ и источники тактовых имиульсов. Однако в схеме упразоТения триггера применяются источники тактовых импульсов и нерезервированные схемы «И, отказ которых гфиводит к отказу всего триггера, а неодновременные сбои в двух или трех резервных триггерах, приходящие в пределах периода следования тактовых з-пшульсов, ириводят к сбою всего резервирова}:ного триггера. Целью изобретения является упрощение схемы резервированного триггера и повышение его надежности. Для этого в схему резервированного триггера введены но единичному л нулевому входам каждого резервного триггера потенциальные трехвходовые схемы «i-i, два входа которых обратными связял И соединены с единичными и нулевыми выходами остальг1ых двух резервных триггеров соответстзенно, а третий вход является запрен:аюп1им и управляется сигналами при установке в «О или з «i каждого резерв}:ого триггера. Это позволяет исключить из схемы источники тактовых импульсов и нерезервированные схемы «И. На чертеже приведена функциональная схема резервированного триггера. Триггер состоит из трех резервных триггеров Ij схем «ИЛИ 2 и 3, управляющих установкой в «О, и в «I резервных триггеров. Одни входы этих схем «ИЛИ соединены с установочными входами 4 и 5 схемы, вторые входы их подключены к выходам трехвходовых схем «И 6 и 7 обратных связей. Два входа схем «И 6 соединены с «нулевыми выходами остальных двух триггеров 1, а два входа схем «И 7 соединены с «единичными выходами остальных двух триггеров /. Третьи входы схем «И 6 и 7, принадлежащих каждому триггеру 1, соединены с выходами инверторов 8, входы которых подключены к выходам входных схем «ИЛИ .9 соответственно по каждому триггеру /. Входы схем «ИЛИ 9 соединены с устаиоБОЧными входами 4 и 5 схемы. Выходы резервных триггеров / соединены со входами мажоритарного элемента 10, выход которого и является выходом резервированного триггера.

тарного элемента 10 и вырабатывается сигнал «О.

В режиме хранения информации состояние «О каждого из резервных триггеров 1 подтверждается постоянно присутствующим сигналом, поступающим на входы «О триггеров через схемы «ИЛИ 2 от схем «И 6 обратных связей, на два входа которых подаются потенциальные сигналы от выходов «О остальных двух резервных триггеров 1, а на третьи входы схем «И 6 через инверторы 8 подаются разрешающие сигналы от схем «ИЛИ 9 при отсутствии входных управляющих сигналов на входах 4 и 5 схемы.

Аналогичным образом при подаче сигнала па вход 5 резервные триггеры 1 через схемы «ИЛИ 3 устанавливаются в состояние «1, и на выходе мажоритарного элемента 10 вырабатывается сигнал «1.

В режиме xpaiiemm информации состояние «1 каждого из резервных триггеров / подтверждается постоянно присутствующим сигналом, поступаюи1,им на входы «1 через схемы «11ЛИ 3 от схем «PI 7 обратных связей, на два входа которых подаются потенциальные сигналы от единичных выходов остальных двух резервных триггеров 1, а на третьи входы схем «И 7 через инверторы 8 подаются разрешающие сигналы от схем «ИЛИ 9 при отсутствии входных управляющих сигналов на входах 4 и 5 схемы.

В режиме переключения переход резервированного триггера из одного состояния в другое осуществляется подачей входного сигнала на вход 4 схемы (при переходе триггера 1 из «1 в «О) или входного сигнала на вход 5 схемы (при переходе триггера из «О в«1). Входные сигныл через схемь «ИЛИ 9 и инверторы 8 выдают запрещение на схемы «И 5 и 7 обратных связей, чем снимаются входные сигналы подтверждения состояния каждого из резервных триггеров 1 от остальных двух триггеров / и разрешается переход каждого резервного триггера / из одного состояния в другое.

Прк сбое одного из резервных триггеров / его исходное состоякие зосстанавливается через схемы «И 5 и 7 по состоянию остальных двух резервных триггеров /. Таким образом, происходит самокоррекция резервированного триггера. Время восстановления резервных триггеров / при одиночном сбое определяется только быстродействием элементно:; базы, так как воздействие корректирующих сигналов

осуществляется потенциа.льно в течение всего времен ; хранения состояния резервирозамного триггера.

При окончательном отхазе одного из элементов схемы на выходе мажоритарного элементарного элемента 10 сохраняется правильный сигнал, так как мажоритарный элемент реализует логическую функцию «2 из 3.

Пред м е т изобретен л я

Резерзирозанный триггер, содержащий три резервных триггера, мажоритарный элемент, схемы «ИЛИ, управляющие установкой в «О и в «i резервных триггеров и схемы «И, отличаюишйся тем, что, с целью упрощения и:

говышения надежности, в нем единичные входы каждого из резервных триггеров соединены с выхода.ми соответствующих схем «ИЛИ, управляющ.их установкой резервных триггеров в «1, а входы указанных схе.м

«ИЛИ связань с выходами трехвходозых схем «И обратных связей, два входа которых соединены соответственно с единичными выходами остальных двух резервных триггеров, нулевые же входы каждого из резервных триггеров аналогичным образом соединены с нулевьгми выходами остальных двух резервных триггеров, причем третьи входы указанных схем «И обратных связей, относящихся к каждому резервному триггеру, соединены между

собой и с выходами относящихся к каждому резервному триггеру инверторов, входы которых связаны с выходами входных схем «ИЛИ, а два входа последних соединены соответственко с ШЕ1нами устанозхк в «О или в «

каждого резервного триггера.