БИБЛКО|г;:А Советский патент 1973 года по МПК H03K19/23 

Изобретение может быть использовано в логических устройствах д-искретной автоматики и вычислительной техники.

Известен пороговый логический элем.ент «Три из я, содержащий переключатели тока и эмиттарный Повторитель.

С целью упрощения схемы, п01вышения быстродействия и надежности, предлагаемый элемеит дополнительно содержит п+1 многоэмиттерных транзисторов, п из которых являются информационными транзисторами,

каждый с эмиттерами, а

один многоэмиттерный транзистор является

опорным И имеет jV f) эмиттеров, при п J

чем первые эмиттеры 1, 2...и (п-2)-г-о информационных транзисторов соединены между собой и подключены к -первому эмиттеру опорного транзистора, вторые эмиттеры 1,2... ... (п-3) -го и (п-1) -го информационных транзисторов соединены между собой и подключены ко второму эмиттеру опорного транзистора, последние эмиттеры 3, 4...ип-го информационных транзисторов соединены между собой и подключены.к последнему эмиттеру опорного транзистора, коллектор которого соединен со входом эмиттерного повторителя и ч-ерез резистор, зашунтированный диодом в прямом направлении, со вторым источником питания, база опорного транзистора подключена к источнику опорного напряжения, эмиттеры через резисторы подключены к первому источнику питания. На фиг. 1 показана схема предлагаемого порогового элемента «Три из на фиг. 2 приведен пример построения порогового элемента «Три из 4. Информационные транзисторы /, / Я,

n-i /п имеет каждый по М (--)-п+ 1

V « / эмиттеров, а опорный транзистор 2 имеет

Л () эмиттеров, которые через резистоV « У

ры 5, 2, 5..5«-1, 5 подключены к первому источнику питания 4. Каждый эмиттер информационного транзистора соединен с соответствующим эМИттером опорного транзистора и таким образом образует токовый пер-еключатель или схему с объединенными эмиттерами. База опорного транзистора 2 подключена к источнику опорного напряжения 5, а его коллектор через резистор 6, зашунтированный диодом 7 в прямом направлении, подключен ко второму источнику питания 8. Диод 7 фиксирует нижний уровень выходного сигнала независимо от числа проводящих эмиттеров опорного транзистора. Выходной сипнал порогового элемента снимается с коллектора опорного транзистора 2 через эмИттерный повторитель, собранный на транзисторе 9 и резисторе 10. Входами элемента являются базы информационных транзисторов, коллекторы которых подключены к источнику питания 8. Правило соединения эмиттеров информационных и опорных транзисторов следующее. ,„., fn-2 Всего число сочетании (равно N , « / т. е. числу эмиттеров олориого транзистора. Берется первое сочетание, в котором каж дое число ОбОзначает определенный и-нформационный транзистор /. У соответствующих информационных транзисторов берется по одному эмиттеру, которые соединяются между собой и подключаются « первому эмиттеру опорного транзистора 2. Берется второе сочетапие. Аналогичным образом у соответствующих информационных транзисторов 1 берется по одиому эмиттеру, последние соединяются между собой и подключаются ко второму эмиттеру опорного т ранзистора и т. д. до последнего сочетания. В качестве примера рассмотрим работу порогового логического элемента «Три из 4, приведенного на фиг. 2. Согласно определению, этот элемент должен реализовать функцию F XiX2X3VXiX2X VVXiX3X.iVXzXzX4. Это означает, что если высокий уровень потенщиала (логическая «1) присутствует на базах любых трех или всех четырех информационных транзисторов, то на выходе элементы должны иметь высокий уровень потенциала, а если высокий уровень потенциала присутствует на базе любых двух или на базе одного информационного транзистора, то на выходе элементы долж.ны иметь низкий уровень потенциала, т. е. логический нуль «О. Пусть , Xz X.t, тогда третий и четвертый информационные транзисторы открыты, а первый и второй закрыты. Следовательно, опорный транзистор открыт по первому эмиттеру и на его коллекторе, т. е. la выходе элемента будем иметь низкий потенциал («О). Пусть теперь: ,Хз, тогда поскольку первые три информационные транзистора открыты, все эмиттерные переходы опорного транзистора смещены iB обратном нацравлении, поэтому он зап&рт и iHa его коллекторе, т. е. на выходе элемента имеет высокий потенциал («1), Предлагаемая схема является одяокаскадной и независимо от величины п задержка всегда равна задержке одного элемента. Предмет изобретения Пороговый логический элемент «Три из я, содержащий переключатели тока и эмиттерный повторитель, отличающийся тем, что, с целъю упрощения схемы, повышения быстродействия и надежности, он дополнительно содержит п-{- многоэмиттерных транзисторов, п из которых являются информационными транзисторами, каждый с М гг п / эмиттерами, а один многоэмиттерный тран является опорным и имеет N эмитте|рОВ, причем первые эмиттеры 1, 2... и (п-2)-.го информационных транзисторов соединены между собой и подключены к первому эм-иттеру опорного транзистора, вторые эмиттеры 1, 2... (п-3)-го и (п-1)-го информационных транзисторов соединены между собой и подключены ко второму эмиттеру опорного транзистора, последние эмиттеры 3, 4... и /г-го информационных транзисторов соедииеиы между собой и подключены к последнему jV-му эмиттеру опорного транзистора, коллектор которого соединен со входом эмиттерного повторителя и через резистор, защунтированцый диодом в прямом направлении, со вторым источником питания, база опорного транзистора подключена к источнику опорного напряжения, эмиттеры через резисторы подключены к первому источнику питания.