Элемент троичной логики Советский патент 1981 года по МПК H03K19/06 

1

Изобретение относится к цифровым многозначным элементам и структурам с представлением информации соответствующими логическими уровнями потенциала или амплитудами импульсов, и предназначено для реализации троичной переключательной функции.

Известен элемент троичной логики, содержащий два п-р-п транзистора, эмиттеры которых подключены к общей шине, коллекторы через стабилитрон соединены между собой и через резисторы подключены к источнику питания ч-Е. Катод стабилитрона подключен к выходу, вход элемента через две пары разных последовательных резисторов подключен к источнику -Е. Точки между резисторами соединены с базами транзисторов, соответственно fljНедостатками этого элемента являются низкая технологичность изготовления, вследствие наличия стабилитрона и низкое быстродействие из-за отсутствия защиты транзисторов от режима насыщения.

Известен также логический элемент содержащий эмиттерный повторитель, диод и два переключателя тока, базы опорных транзисторов которых подключены к источнику опорного напряжения/

коллекторы информационного и опорного транзисторов первого переключателя тока соединены соответственно с коллекторами информационного и опорного транзисторов второго переключателя тока 2Т.

Однако устройство имеет низкие функциональные возможности, так как оно работает в двоичной системе счис10ления.

Цель изобретения - расширение функциональных возможностей.

Для достижения поставленной цели, в устройстве, содержащим змиттерный

15 повторитель, диод и два переключателя тока, базы опорных транзисторов которых подключены к источнику опор- ного напряжения, коллекторы информационного и опорного, транзисторов пер20вого переключателя тока соединены соответственно с коллекторами информационного и опорного транзисторов второго переключателя тока, эмиттер транзистора змиттерного повторителя

25 подключен к базе информационного транзистора первого переключателя тока и аноду диода, катод которого подключен к базе информационного транзистора второго переключателя тока

30 и через резистор - к шине питания. Причем, дополнительно введен транзистор, эмиттер и коллектор кот рого подключены соответственно к эм теру и коллектору транзистора эмитт ного повторителя. Кроме того, база и коллектор дополнительно введенного многоэмиттер ного транзистора подключены соответ ственно iiepes резистор к общей шине и к ба;зе транзистора эмиттерного повторителя. Принципиальная схема предлагаемо го устройства представлена на фиг.1 на фиг. 2 - схема, реализующая функ цию тах(х .xj) ; н фиг. 3 - то же, функцию m i п ( х 2 Устройство содержит транзистор 1 эмиттерного повторителя, диод 2, ре зистор 3, выходной эмиттерный повто ритель 4, резистор 5, информационные транзисторы 6 и 7 и опорные транзис торы 8 и 9 соответственно первого и второго переключателей токов. Устройство работает следующим образом. Принимаем, что д 0,8В, а уровнями потенциалов О,8-1,6-2,4В представляются логические 2, 1 соответственно. Рассмотрим три отличающихся друг от друга состояния элемента, зависящие от уровня потенциала (-0,8 или -1,6, или -2,4В) на входе. Когда уровень потен циала на входе, т.е. на базе транзистора 1 равен -0,8В (т.е. логическая 2), на базе информационного транзистора 6 устанавливаетсгЯ -1,6В а на базе информационного транзистора 7 устанавливается -2,4Bi Однако уровень потенциала на базах опорных транзисторов 8 и 9 еще ниже и равен -2,8В. Поэтому токи протекают через информационные транзисторы 6 и 7, вызывая суммарное падение, напряжения 1,6В на резисторе 5 в базовой цепи транзистора, обеспечивая на его эмиттере, т.е. на выходе устройства, уровень потенциала- 2,4В, (т.е. логический О). Когда уровень потенциала на базе транзистора 1 равен -1,6В (т.е. логическая 1), на базе информационного транзистора б устанавливается 2,4В, а на базе информационного транзистора 7 устанавливается 3,2В. Транзистор 6 находится в открытом состоянии, а транз стор 7 - в запертом. Ток через транзистор 6 вызывает падение напряжения 0,8В на резисторе 5 и устанавливает -1,6В (т.е. логическая 1.) -на эмиттере выходного эмиттерного повторителя 4, т.е. на выходе. Когда уровень потенциала на базе транзистора 1 равен -2,4В ,(,т.е. логический 0)f на базе изформационного транзистора 6 устанавливается - 3,2В, а на базе транзистора 7 устанавливается -4,0В. Транзисторы 6 и 7 находятся в запертом состоянии и по резистору 5 ток не протекает. Поэтому на эмиттере повторителя 4, т.е. на выходе, устанавливается -0,8В (т.е. логическая 2). Из описания этих трех состояний видно, что устройство (фиг. 1) реат лизует функцию троичной инверсии X 2-х. Меняя связи между коллекторами транзисторов 6-9 и базой повторителя 4, а также количество и организацию входов (и или или) ,на элементе можно реализовать также функции тах(х,х5) и mtnCx.x). Таким образом, предлагаемое устройство, по сравнению с известными, имеет преимущество, так как оно выполнено по ЭСЛ схемотехнике и обладая быстродействием и помехоустойчивостью,- свойственной двоичным элементам, работает в трехзначной логике. Формула изобретения 1.Элемент троичной логики, содержгиций эмиттерный повторитель, диод и два переключателя тока, базы опорных транзисторов которых подключены к источнику опорного напряжения, коллекторы информационного и опорного транзисторов первого переключателя тока соединены соответственно с коллекторами информационного и опорного транзисторов второго переключателя тока, отличающийся тем,что, с целью расширения функциональных возможностей, эмиттер транзистора эмиттерного повторителя подключен к базе информационного транзистора первого переключателя тока и аноду диода, катод которого подключен к базе информационного транзистора второго переключателя тока и через резистор к шине питания. 2.Устройство по п. 1, отличающееся тем, что дополнительно введе транзистор, эмиттер и коллектор которого подключены соответственно к эмиттеру и коллектору транзистора эмиттерного повторителя. 3.Устройство по п. 1,отличающееся тем, что дополнительно введен многоэмиттерный транзистор, база которого через резистор подключена к общей шине, а коллектор - к базе транзистора эмиттерного повторителя. Источники информации, принятые во внимание при экспертизе 1.Иваськин Ю.Л. Принципы построения многозначных физических схем. Киев, Наукова думка, 1971, с.171, рис. 3.35. 2.Мкртчян С.О. Проектирование логических устройств ЭВМ на нейронных элементах. М., Энергия, 1977, с. 132, рис. 5-1 (прототип).