СОЮ •^мдя Н. и. Иопа и Г. О. Паламарюкjn,.U4jJf'~ •-"'"''"--и! ' ,.. •="•''-• •- ^^Щ Советский патент 1973 года по МПК G06G7/26 

Изобретение относится к области вычислительной техники и может быть использовано при построении частотно-импульсных функциональных преобразователей.

Известно аналоговое устройство, реализующее треугольные функции аг(х) на основе логического метода, состоящее из логических элементов, генератора, вентилей, операционных усилителей и требующее для работы источники опорного напряжения, имеет низкую точность, обусловленную нестабильностью опорных нанряжеиий, дрейфом нуля усилителей и нестабильностью характеристик диодов.

Цель изобретения - повысить точность воспроизведения треугольных аппроксимирующих функций.

Это достигается включением в устройство множительно-делительной ячейки и двух блоков вычитания, первые входы которых подключены к входу устройства. Выходы блоков соединены с входами двух триггеров, у которых выходы через две логические схемы «И подключены ко входу множительно-делительной ячейки, присоединенной другими входами к выходам датчиков частот. Выходы второго триггера через две логические схемы «И и логическую схему «ИЛИ присоединены ко второму входу первого блока вычитания. Второй вход блока вычитания соединен с выходом генератора образцовой частоты.

На чертеже показана схема устройства.

Оно состоит из двух блоков вычитания J, позволяющих вычитать неравномерно распределенные частотно-импульсные последовательности, логических схем «ИЛИ 2, триггеров 3, логических схем «И 4, множительно-делительной ячейки 5, датчиков частот 6 и генератора образцовых частот 7.

Треугольная функция изменяется линейно

на интервале от (k-1)-ого до k-того узла и

от k-Toro до (k -j- 1)-ого узла и равна нулю во

всех остальных интервалах, где J.Y() и

X (k+l)Ее логическое представление имеет вид (треугольная функция обозначена как сх,(Х)):

(к + 1) -

х-х.

4K-J) л

(1)

I уу/ -уу- V и.

-А(к-1)()

Устройство работает следующим образом. Входной аргумент в виде частоты повторения импульсов FX подается на один из входов обоих блоков вычитания /. На второй вход одного из них подается частота Его выходы соединяются с установочными входами триггера 3, коммутирующего прохождение частот Fx(-i) и /x(k+i) через две логические схемы «И 4 и логическую схему «ИЛИ 2 на второй вход другого блока вычитания /. На

выходах последнего образуются возрастающая (FX - FxCk-i)) и убывающая {Fx(k+i) - F) разности частот, прохождение которых на вход множительно-делительной ячейки 5 через логическую схему «ИЛИ 2 обеспечивается с помощью триггеров 3 и второй пары логических схем «И 4.

На делительный вход ячейки 5 подается частота

(2)

.

F,b-F,

лг(к-1)

а на множительный вход - частота Fa, задающая высоту треугольника.

Таким образом, использование мнолсительно-делительной ячейки 5 позволяет образовать любой «треугольник, умножая элементарную треугольную функцию на заданное значение ординаты Fak, что необходимо при построении частотно-импульсных функциональных преобразователей, использующих полином Лагранжа в кусочно-линейной форме.

Блок вычитания / со знаковым триггером 3 выполняет логическую операцию «выбор минимума на интервале:

(3)

/(,i)

Xk

где выбирается возрастающая наклонная прямая

Х (K-I)

xU x(K-I)

а на интервале

(4)

(K-H)

прямая

А(К+1) Х

Fxk

Д-(КЧ 1)

На каждом интервале интерполяции разностная частота может присутствовать только на одном из выходов блока вычитания 1.

На выходе множительно-делительной ячейки 5 на интервалах (3) и (4) образуются соответственно функции

х- FX(K-I)

(5)

aft Fxk - x(K-l)

(6)

aft

p

хк

Выражение треугольной функции F,(x) в логической форме на интервале

10Fx(K-l) РХ(К+ 1)

(7)

будет иметь вид

F..(}( я. л

л - A(ft-I)

х

(8)

Vo

aft xk

20 Из сравнения выражений (1) и (8) очевидно их полное подобие.

Предмет изобретения

Частотно-импульсное устройство для воспроизведения треугольной аппроксимирующей функции, содержащее датчики частот, генератор образцовых частот, триггеры и логические схемы «И и «ИЛИ, отличающееся тем, что, с целью повышения точности, оно содержит множительно-делительную ячейку и два блока вычитания, первые входы которых подключены к входному зажиму устройства,

а выходы соединены со входами первого и второго триггеров, выходы которых через две логические схемы «И, одни из входов которых соединены с выходами первого блока вычитания, и логическую схему «ИЛИ, подключены ко входу множительно-делительной ячейки, присоединенной другими входами к выходам датчиков частот; выходы второго триггера через две логические схемы «И, одни из входов которых подключены к выходам генератора образцовых частот, и логическую схему «ИЛИ присоединены ко второму входу первого блока вычитания, а второй вход второго блока вычитания соединен с выходом генератора образцовой частоты.

И