ЧАСТОТНО-ИМПУЛЬСНЫЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Советский патент 1973 года по МПК G06G7/26 

1

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, обрабатывающих частотно-импульсную информацию.

Известно частотно-импульсное функциональное устройство, реализующее метод кусочно-линейной аппроксимации, при котором исходная функция заменяется в каждом интервале соответствующим отрезком прямой.

Известное устройство содержит блок определения интервала, вычитающее устройство, множительную ячейку, частотно-импульсную следящую систему, логические схемы «И и «ИЛИ.

Недостатками этого устройства являются громоздкость, высокая стоимость оборудования и ограниченные логические возможности.

Целью изобретения является сокращение количества элементов частотно-импульсного функционального преобразователя.

Для этого в нем выходы схем вычитания блока определения интервала подключены через две логические схемы «ИЛИ к первым множительным входам множительно-делительных ячеек, делительные входы которых соединены с выходом датчика частоты, а выходы через третью логическую схему «ИЛИ присоединены ко входу следящей системы; вторые множительные входы множительноделительных ячеек подключены через две логические .схемы «ИЛИ к выходам группь логических схем «И, импульсные входы Которых соединены с выходами Датчика частот, а потенциальные входы подключены к выходам дешифратора блока определения интервала.

На фиг. i показана схема частотно-импульсного функционального преобразователя; на фиг. 2, а - кусочно-линейная аппроксимация полинома Лагранжа; на фиг. 2, б - построение заданной кусочно-ломаной из суммы треугольных функций.

Преобразователь (фиг. 1) содержит блок определения интервала /, состоящий из двух

схем вычитания 2, логических схем «ИЛИ 3, схемы управления счетом количества интервалов 4, логических схем «И 5, реверсивного счетчика 6 и дешифратора 7, две логические схемы «ИЛИ 8, две множительно-делительные ячейки 9, группу логических схем «И 10, логические схемы «ИЛИ Л и 12, частотно-импульсную следящую систему 13 и датчики частот 14 и 15. Выходы схем вычитания 2 блока определения интервала / соединены со входами схемы управления счетом количества интервалов 4, а также попарно подключены к логическим схемам «ИЛИ, выходы которых подключены к множительным входам множ

тельно-делительных ячеек 9. Делит 3входы ячеек 9 связаны с датчиком частоты дл:, а другие множительные входы - с выходами логических схем «ИЛИ 11, каждая из которых объединяет группу логических схем «И 10. Импульсные входы схем подключены к выходам датчиков частот 14 и 15 FOU.ZJ и Fou(2j±i), а потенциальные- к выходам дешифратора 7. Выходы множительно-делительных ячеек 9 через логические схемы «ИЛИ 12 соединены со входом час-10 тотно-импульсной следящей системы 13. Один из входов обеих схем вычитания 2 соединен со входом устройства FX, а вторые входы соединены с выходами логических схем «ИЛИ 3, объединяющих выходы логи-15 ческих схем «И 5. Импульсные входы схем «И 5 соединяются с выходами датчика (х - ( - Хр} (x - xi)...{x - ()()...(Xk На практике для моделирования интерполирующего множителя фь(д:) прибегают к его кусочно-линейной аппроксимации. Вид члена полинома Лагранжа и его25 аппроксимация показаны на фиг. 2, а. Колоколообразная кривая произведения F(Xi)-(h(x) заменяется аппроксимирующей кусочно-ломаной функцией а (х), которую в дальнейшем будем называть «треугольной 30 функцией или а - функцией. Треугольная функция изменяется линейно II t t на интервале от (k-1)-го до Л-го узла и от -го до ()-To узла и равна нулю во всех остальных интервалах, где и35 . /О при x Xk-i „ (у. Ь(х - Xk-i) при jCftJi л: JCft (Xi,i - x) при Q при (2) J b(Xk -Xk-i), b -. Xk- xk-i Если задан ряд узлов интерполяции (ряд точек на плоскости ху), то полином45 „ у S /(А;) 2()«ft(х) (3) ° выражает ломаную, состоящую из отрезков прямых, соединяющих соседние точки. На50 фиг. 2, б показано построение заданной кусочно-ломаной из суммы треугольных функций в соответствии с выражениями (2), (3). Функциональный преобразователь на основе интерполяционного полинома Лагранжа55 обладает высокой оперативностью, универсальностью и наглядностью изображения функции. Преобразователь работает следующим образом.60 Входной аргумент х в виде частоты повторения импульсов F(x) подается на один из входов обеих схем вычитания 2 блока определения интервала /. На второй вход одной из них подаются образцовые частоты, моде-65 4 частот 15 моделирующего границы интервала с нечетными (Fou.i, оп-з, -.., /on(2y±i)) и с четными (/оп.2, Pon-it, ) номерами, а потенциальные входы - с выходами дешифратора 7. В основу построения функционального преобразователя положен метод полинома Лагранжа в кусочно-линейной форме, поскольку в полином Лагранжа входят заданные значе«И1Я функции в узлах F (Xk), т. е. коэффициенты F(xh) являются ординатами приближаемой кривой (x) и, следовательно, их можно вычислить наиболее просто. Это дает возможность непосредственно и независимо задавать значения функции в узлах интерполяции. В полиноме Лагранжа интерполирующий множитель фй(л:) имеет следующий вид: x-1)) (х - Xk i г)... (д: - Хп), Xk-l)(Xk-Xk l}...{Xk-Xn) лирующие границы интервалов с нечетными (опл, оп-з... - оп-сз)), а другого - с четными (f оп.а, оп.4... Fou-ii) номерами (фиг. 1)-. Блок определения интервала / определяет в каждый текущий момент времени интервал, на котором находится значение входного аргумента. (Область изменения аргумента разбивается на интервалы). Для каждого значения частоты FX он определяет границы интервалов Fon-zj и Fon.{2j±i) такие, что Р к к on.2j -S./ --45. л on. (2/±l) ) i х j i ив соответствии с кодом интервала управляет коммутацией частот, моделирующих ординаты функции в четных Fyzj и нечетных fv(2j±i) узлах интерполяции. При переходе значения входного аргумента с одного интервала на другой импульсы разностной частоты поочередно образуются на одном из выходов каждой схемы вычитания 2. Очередность эта определяется знаком разности частот на их входах. Таким образом, на интервале с выходов схем вычитания 2 выдаются возрастающая .(A-i) и убывающая Fon. разности. При переходе на следующий интервалXh x X() разностные частоты противоположных знаков Fon-(k+i)-FX и FX-Fon-k образуются на других выходах схем вычитания 2. Объединение логическими схемами «ИЛИ 8 выходных щин каждой из схем вычитания 2 позволяет на каждом интервале иметь две разности: возрастающую и убывающую. Выходы логических схем «ИЛИ 8 соединяются с одним из множительных входов множительно-делительных ячеек 9, на делительные входы которых подается частота j ДА: - -:,.(4) on.(A-i) а на. вторые множительные входы - частоты и Fy(2i±i), моделирующие заданные значения ординат в четных и нечетных интерполяции. Таким образом, использование множ но-делительных ячеек 9 позволяет образ любой «треугольник, умножая элемент треугольные функции «г (л) на заданны чения ординат. На интервале X(h-) с выходов 9 выдаются результаты множительно тельных операций в виде пачек импульс с-Fon. k- Fr Fy(k-i), ra(k-l) - оп. ft- Fon. (ft-I) P FX- on(ft-l) Fon.k FQn() Суммиру я результаты выражений (5 на логическом элементе «ИЛИ 12, пол отрезок прямой Fon ft - FX p.I FI(X) Гу() + Foa.k- Fon(i-l) FX - Fon (ft-i) Fan k - Fon (ft -1) моделирующий функцию F(x) на инте . На интервале суммир функции Р Fonlk-, I) - F.C Fon(k-l) - Fon.k FX - on. fti Pci (ft+1) on (ft-11) - Fon. ft Из выражений (6) и (9) видно, что с ходом на соседний интервал один из фициентоп (Fy(Zj±.i)) не должен изменяться. В устройстве (фиг. 1) это учтено при построении дешифратора 7. Результат суммирования - см. выражение (7) - с выхода логической схемы «ИЛИ // подается на положительный вход частотноимпульсной следящей системы 13. Предмет изобретения Частотно-импульсный функциональный преобразователь, содержащий блок определения интервала с двумя схемами вычитания и дешифратором, две множительно-делительиые ячейки, датчики частот, следящую систему, логические схемы «И и «ИЛИ, отличающийся тем, что, с целью упрощения преобразователя, в нем выходы схем вычитания блока определения интервала подключены через две логические схемы «ИЛИ к первым множительным входам множительно-делительных ячеек, делительные входы которых соединены с выходом датчика частоты, а выходы через третью логическую схему «ИЛИ присоединены ко входу следящей системы; вторые множительные входы множительно-делительных ячеек подключены через две логические схемы «ИЛИ к выходам группы логических схем «И, импульсные входы которых соединены с выходами датчика частот, а потенциальные входы подключены к выходам дешифратора блока определения интервала.

-/--1/J

I,,