ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ СЧЕТЧИК Советский патент 1974 года по МПК H03K23/58 

1

Счетчик может при меняться в вычислительных устройствах, в быстродействующих аналого-цифровых преобразователях, цифровых прИбО|ра,х, июпользующих припцил подсчета И1М1ПуЛВСОВ.

При nocTipoBHHH счетчижов Имлульсав на триггерах последние морут соединяться либо последовательно, л-ибо через логические элементы в схему параллельного счета.

В первом случае бьгстродейст1вие счетчика ап1ределя;еТСя скоростью прохождения еднницы си1лнала через все раз-ряды и зависит от быстродействия каждого триггера.

Для увеличения быстродействия требуется иопользсвать высокочастотные траНэистары либо строить триггеры по ненасыщенной схеме с ислользова.нйем неленейпых обратных связей.

Другим способом увеличения быстродействия является параллельная запись едииип в разряды счетчи1ка, если в предыдущих уже записа«ы единицы.

Одиа1ко существующие схемы обладают громоздкостью или наличием больщого количества элементов задержки для обеспечения надеж ного сраб-атывания, что приводит к нецел ecooi6p а:зн ым in остр оен и жм многор аэр ядн ых счетчиков по параллельной схеме.

В целя.х повыщения быстродействия триггеры п-разрядного двоичиого счетчика включены попарно в группы, содержащие кроме тр/иггеров элементы Л01ГИ|КИ (логическую схему входа, схему «И, инвертор, формирователь сброса, управляющую схему «П). Количестео групп piaiBHO /г/2. Если количество разрядов счетчика яечетное, то последний разряд выступает как са1мостоятельная группа. Триггеры ка-ладой группы В1ключены в последовательный двухраэрядный счетчик, иа вход которого поступают только три счетных импульса. Сброс в нулевое состояние этого счетчика осущест1вляется схемой, которая выдает сбросовый сигнал с иекоторой задержкой по сравнению с моментом прихода четвертого счетного им/пульса. Входные И1М пульсы поступают оановременно -на все группы триггеров, однако срабатывание каждой гругапы происходит только в там случае, если присутствует разрешающий на управляющем входе группы.

На фиг. 1 показана функциональная схема триггер1ной группы; на фиг. 2 - схема щести разрядов многоразрядного счетчика.

Каждая триггерп-ая группа содержит два триггера 1 .и 2, входную схему «И 3, управляющую схему «И 4, инвертор 5 и формирователь 6 сброса.

Если триггеры сброщены в нулевое состояние, то па выходе схемы 4 присутствует логический нуль, который запрещает срабатыва