УСТРОЙСТВО СИНХРОНИЗАЦИИ ИМПУЛЬСОВ Советский патент 1974 года по МПК H03K5/07 H04N5/04 

1

Изобретение относится к области импульсной техники и автоматики и может использоваться в устройствах преобразования, обработки и передачи информации.

Известно устройство синхронизации импульсов, содержащее триггер, логическую схему «ИЛИ, схему совпадений и два логических элемента «И-НЕ, у которых выходы одного соединены с входами другого и с одним из входов схемы совпадений, а выход триггера соединен с одним из входов логической схемы «ИЛИ.

Это устройство синхронизации имеет низкую чувствительность.

Цель изобретения - повышение чувствительности устройства.

Для этого в предлагаемом устройстве второй вход логической схемы «ИЛИ соединен с одним из входов триггера и выходом схемы совпадений.

На чертеже приведена функциональная схема предлагаемого устройства.

Оно содержит триггер 1, логическую схему «ИЛИ 2, схему 3 совпадений и два логических элемента «И-НЕ 4 и 5. Синхронизирующие и синхронизируемые импульсы подаются на клеммы 6 и 7. Выходы логического элемента 4 соединены с входами логического элемента 5, а выходы логического элемента 5 соединены с входами логического элемента 4. Выходы логического элемента 5 соединены с одним из входов схемы 3 совпадений. Второй вход логической схемы «ИЛИ 2 соединен с одним из входов триггера 1 и выходом схемы 3 совпадений.

Устройство работает следующим образом. В исходном состоянии триггер 1 находится

в состоянии «О. Нулевой потенциал с выхода триггера 1 поступает на один из входов схемы «ИЛИ 2.

При отсутствии синхронизирующего импульса на клемме 6 с выхода элемента 5 снимается потенциал «1, поступающий на вход схемы 3 совпадений и элемента 4. На выходе схемы 3 и на выходе устройства появляется потенциал «О, который поступает на установочный вход триггера 1 и один из входов схемы «ИЛИ 2. Таким образом, в исходном состоянии с выхода элемента 4 снимается потенциал «1.

Синхронизируемый импульс, поступающий на клемму 7, опрокидывает триггер 1. Потенциал «1 с выхода триггера 1 через схему «ИЛИ 2 поступает на вход элемента 4 и устанавливает его в положение, при котором на его выходе потенциал «О, который запирает элемент 5. Поступающий затем на клемму 6 синхронизирующий импульс через открытую схему 3 совпадений проходит на выход устройства, перебрасывает триггер 1 в исходное состояние и поддерживает единичный уровень во время действия синхронизируюш.его импульса на одном из входоз схемы «ИЛИ 2. По окончании синхронизирующего имп)льса схема возвращается в исходное состояние, т. е. на выходе элемента 4 зстанавливается потенциал «1. Если синхронизирующий импульс появится раньше, чем синхронизируемый, то на выходе элемента 5 устанавливается потенциал «О, который блокирует схему 3 совпадений и за- 15 прещает появление синхронизирующего импульса на выходе. 10Длительность выходного импульса определяется длительностью импульса синхронизации и не зависит от параметров устройства. Предмет изобретения Устройство синхронизации импульсов, содержащее триггер, логическую схему «ИЛИ, схему совпадений и два логических элемента «И-НЕ, у которых выходы одного соединены с входами другого и с одним из входов схемы совпадений, а выход триггера соединен с одним из входов логической схемы «ИЛИ, отличающееся тем, что, с целью новыщения чувствительности устройства, второй вход логической схемы «ИЛИ соединен с одним из входов триггера и выходом схемы совпадений.