УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВУХ ВЕЛИЧИН Советский патент 1974 года по МПК G06F7/04 

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в цифровых автоматических системах регулирования и контроля.

Известны устройства для сравнения двух величин, содержащие фазовые дискриминаторы, фазовые компараторы, триггеры и элементы «ИЛИ.

Недостатком этих устройств является нестабильность их характеристик, обусловленная наличием нелинейных элементов, отсутствие возможности формирования разности сравниваемых величин в цифровой форме и плохие динамические характеристики.

Предложенное устройство отличается тем, что оно содержит преобразователь временного интервала в параллельный двоичный код, состоящий из двоичного счетчика, выходы которого подключены к одним из входов вентилей выдачи и сборки управления, триггеры, схемы «И, «ИЛИ и формирователи. Выходы двух формирователей связаны соответственно со входами схем «ИЛИ и входами триггера, выходы которого подключеньг ко входам двух схем «И, другими входами связанных со входом третьей схемы «И, одним входом соединенной с выходом схемы «ИЛИ, а другим - с одним из выходов второго триггера. Один из входов второго триггера соединен с выходом третьей схемы «И, а другой-

с выходом сборки управления преобразователя временного интервала в параллельный двоичный код. Другой выход второго триггера связан со входом четвертой схемы «И,

другим входом подключенной к выходу схемы «ИЛИ, а выходом - к другим входам вентилей выдачи, и со входом пятой схемы «И, другой вход которой соединен с шиной тактовых импульсов, а выход - со входом

преобразователя временного интервала в параллельный двоичный код.

Это позволяет улучщить динамические характеристики устройства. Устройство определяет в цифровой форме

разность и ее знак между синусоидальными напряжениями исходных величин путем формирования разностного временного интервала между фазовыми импульсами исходных напрял епий с последующим преобразованием

этого временного интервала в код с ограничением интервала пропорциональной зависимости между выходным кодом и разностью сравниваемых величин. Блок-схема предложенного устройств

представлена на чертеже.

Устройство содерл пт формирователи фазовых импульсов 1 и 2, вырабатывающие узкие импульсы в моменты переходов через нуль синусоидальных напряжений, поступающих

на их входы; схему «ИЛИ 3; схемы «И 4-8; триггеры 9 и 10; и преобразователь временного интервала в параллельный двоичный код 11. Преобразователь И состоит из двоичного счетчика 12, единичные выходы разрядных триггеров которого подключены к входам вентилей выдачи 13-16, и сборки управления 17.

Устройство работает следующим образом.

На вход 18 устройства поступают тактовые импульсы с частотой /ти, а на вход 19 - импульсы начальной установки с частотой /HV-, которые связаны между собой соотношением: , где п - разрядность преобразователя.

Импульс начальной установки через сборку управления 17 поступает на обнуляющие входы счетных триггеров счетчика 12 и на один из входов триггера 9. Счетчик 12 устанавливается в Нулевое состояние, а триггер 9 - в состояние, при котором его выходные сигналы закрывают схемы «И 5 и «И 8, а схему «И 4 открывают. Схема «И 8 не пропускает тактовые импульсы на вход преобразователя 11.

Синусоидальные напряжения, фазы которых характеризуют значения сравниваемых величин А н Б, поступают на входы 20 и 21 устройства и преобразуются с помощью формирователей 1 и 2 в фазовые импульсы, которые поступают на входы триггера 10 и схемы «ИЛИ 3.

При фазовый импульс величины В на выходе формирователя 2-опережающий, а фазовый импульс величины Л на выходе формирователя 1 - отстающий (один относительно другого). Временной интервал между фазовыми импульсами равен разности А-В. Опережающий фазовый импульс с выхода формирователя 2 поступает на вход схемы «ИЛИ 3 и триггер 10 и устанавливает триггер 10 в состояние, при котором его выходные сигналы закрывают схему «И 7 и открывают схему «И 6. С выхода схемы «ИЛИ 3 фазовый импульс величины В поступает на входы схем «И 4 и 5, проходит через схему «И 4, которая находится в состоянии разрещения, и с ее выхода поступает «а второй вход триггера 9 и схем «И 6 и 7. Схема «И 6 формирует при этом импульс знака временного интервала, заключенного между фазовыми импульсами величин А н В, а триггер 9 устанавливается в состояние, при котором его выходные сигналы закрывают схему «И 4 и открывают схему «И 5 и 8. Через вход 18 устройства и схему «И 8 на вход счетчика 12 преобразователя 11 начинают поступать импульсы тактовой частоты.

Через время т, пропорциональное разности сравниваемых величин А-В, с выхода формирователя 1 фазовый импульс величины А поступает на входы триггера 10 и через схему «ИЛИ 3 - на входы схем «И 4 и 5. Триггер 10 опрокидывается в противоположное состояние, а схема «И 5 формирует на своем выходе импульс, который поступает на

импульсные входы вентилей выдачи 13-16 и считывает с единичных плеч разрядных триггеров счетчика 12 код, пропорциональный разности А-В. Этот же импульс через сборку

управления 17 поступает на обнуляющие входы триггеров счетчика 12 и на вход триггера 9. Счетчик 12 устанавливается в нулевое состояние, а триггер 9 - в состояние, при котором его выходные сигналы открывают

схему «И 4 и закрывают схемы «И б и 8. Поступление тактовых импульсов через схему «И 8 на вход счетчика прекращается.

При А-.В работа устройства аналогична описанной, с той лищь разницей, что при формировании знака разностного временного интервала импульс знака формируется не на выходе схемы «И 6, как это имело место при , а на выходе схемы «И 7.

Как известно, в автоматических системах

регулирования и контроля интервал, в котором определяется -пропорциональная зависимость выходного сигнала от разности сравниваемых величин, обычно ограничивается .некоторой величиной С. Предложенное устройство обеспечивает такое ограничение. Заданное значение С при этом определяет соответствующее число разрядов счетчика 12. Так, при число разрядов счетчика 12 должно быть таким, чтобы в течение интервала TI, заключенного между фазовыми импульсами сравниваемых величин А и В, происходило заполнение соответствующего числа разрядов счетчика, исключая заполнение последнего разряда. Л при , в течение

интервала та между фазовыми импульсами происходило заполнение и триггера последнего разряда счетчика 12. При этом импульс переполнения с выхода этого триггера через сборку управления 17 поступает на обнуляющие входы всех триггеров счетчика 12, за исключением последнего, и устанавливает их в исходное состояние. Этот же импульс, поступая на вход триггера 9, устанавливает его в состояние, при котором его выходной сигнал

поступает на схему «И 8 и устанавливает ее в состояние запрета. Схема «И 8 запрещает прохождение тактовых импульсов на вход счетчика 12. Триггер последнего разряда счетчика находится в единичном состоянии до

момента прихода импульса считывания на входы вентилей выдачи 13-16. С приходом импульса считывания при |Л-Б| С считывание происходит на вентиле выдачи 16.

Онисанный порядок работы устройства повторяется в каждом фазовом цикле синусоидальных напряжений величин А и В.

Таким образом, предлагаемое устройство осуществляет циклическое измерение разности между двумя аналоговыми величинами, выраженными в фазовом сдвиге синусоидального напряжения в опорном канале, с выдачей результата измерения Б цифровой форме и обеспечивает заданный интервал пропорциональной зависимости между значением выходного крда и значением разности сравниваемых величин.

П р е дМ е т изобретения

Устройство для сравнения двух величин, содержащее преобразователь временного интервала в параллельный двоичный код, состоящий из двоичного счетчика, выходы которого подключены к одному из входов соответствующих вентилей выдачи, и сборки управления, триггеры, схемы «И, «ИЛИ, формирователи, отличающееся тем, что, с целью улучшения динамических характеристик, в нем выходы двух формирователей связаны соответственно со входами схемы «ИЛИ и входами первого триггера, выходы которого подключены ко входам двух схем «И, другими входами связанных с выходом третьей схемы «И, одним входом соединенной с выходом схемы «ИЛИ, а другим - с одним из выходов второго триггера, один из входов которого соединен с выходом третьей схемы «И, а другой - с выходом сборки управления преобразователя временного интервала в параллельный двоичный код, другой выход второго триггера связан со входом четвертой

схемы «И, другим входом подключенной к выходу схемы «ИЛИ, а выходом - к другим входам вентилей выдачи и со входом пятой схемы «И, другой вход которой соединен с шиной тактовых сигналов, а выход - со

входом преобразователя временного интервала в параллельный двоичный код.