Цифровой демодулятор сигналов фазоразностной модуляции второго порядка Советский патент 1992 года по МПК H04L27/22 

сл

С

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при отклонении частоты сигнала от номинального значения. Цифровой демодулятор содержит ограничитель-формирователь 1, генератор 2, фазоцифровой преобразователь 3, формирователь 4 тактовых импульсов, компенсирующий сумматор 5, многоканальную линию 6 задержки, фазоцифровой дискриминатор 7, решающий блок 8, усреднитель 9, состоящий из датчика 10 импульсов и реверсивного счетчика 11, фильтр 12 нижних частот и блок 13 вычисления второй разности фаз. Цель достигается за счет осуществления автоматической компенсации паразитного фазового сдвига с помощью кольца фазовой автоподстройки, содержащего сумматор 5, дискриминатор 7 и усреднитель 9. 3 ил. .

о о

IS

Изобретение относится к радиотехнике и может использоваться в выходных устройствах для демодуляции сигналов.

Цель изобретения - повышение помехоустойчивости при отклонении частоты сигнала от номинального значения.

На фиг. 1 изображена структурная электрическая схема предложенного цифрового демодулятора; на фиг, 2 и 3 - таблицы, поясняющие работу цифрового дискриминатора и компенсирующего сумматора.

Цифровой демодулятор содержит ограничитель-формирователь 1, генератор 2, фазоцифровой преобразователь 3, фррми- рователь 4 тактовых импульсов, компенсирующий сумматор 5, многоканальную линию задержки 6, фазоцифровой дискриминатор 7, решающий блок 8, усреднитель 9, состоящий из датчика 10 импульсов и реверсивного счетчика 11, фильтр 12 нижних частот, блок 13 вычисления второй разности фаз.

Цифровой демодулятор работает следующим Образом.

Входной синусоидальный сигнал с фа- зоразностной модуляцией второго порядка (ФРМ-2) поступает на вход ограничителя- формирователя 1, где происходит его ограничение и формирование импульсной последовательности. Во время положительных полупериодов сигнала амплитуда импульсов становится равной логической единице, а во время отрицательных - логическому нулю. С выхода ограничителя- формирователя 1 ограниченный и сформированный сигнал поступает на один вход фазоцифрового преобразователя 3, на другой вход этого же фазоцифрового преобразователя 3 поступают импульсы с генератора 2 с частотой f0, а на управляющий вход поступают тактовые импульсы с формирователя 4 тактовых импульсов. На выходах фазоцифрового преобразователя 3 в момент действия переднего фронта каждого тактового импульса устаналивается определенное двоичное число, численно равное количеству периодов частоты fo, поступивших на фазоцифровой преобразователь 3 в течение интервала времени, начавшегося в момент установления заднего фронта предыдущего тактового импульса и закончившегося в момент установления ближайшего переднего фронта импульса сигнала.

Это двоичное число на выходе фазоцифрового преобразователя 3 будет пропорционально текущему мгновенному значению фазы ограниченного и сформированного сигнала, измеренному в момент действия тактового импульса.

Максимальному значению двоичного числа, равному 2П, соответствует максимальное значение фазы сигнала, равное 2л (360°). Следовательно, точность Да изме- нения мгновенного значения фазы сигнала равна

10

Да

360° 2

Количество п разрядов двоичного числа, выбранное из. условия необходимой точности Да измерения мгновенного значения фазы сигнала, определяется соотношением

,g..

где Да - необходимая точность измерения мгновенного значения фазы сигнала, выраженная в градусах.

Частота fo генератора 2 определяется из соотношения

f О 2 fcHOM,

где сном- номинальная частота сигнала,

ГЦВыбор тактовой частоты fT определяется допустимыми телеграфными искажениями, которые вйосит демодулятор, и величиной номинальной частоты fc сигнала

100 п fcHOH

FT

к

где К 2, 3, 4;

Т - длительность элементарной посылки, с.

При номинальной частоте сигнала и отсутствии фазовой манипуляции мгновенное

значение текущей фазы сигнала на выходе фазоцифрового преобразователя принимает случайную величину, которая не изменяется от одного такта к другому.

Текущее мгновенное значение фазы

сигнала поступает на входы многоканальной линии 6 задержки, в каждом из каналов которой осуществляется задержка соответствующего разряда двоичного числа на величину, равную длительности Т одной

элементарной посылки.

При номинальной частоте TCHOM сигнала и равенстве фаз колебаний сравниваемых (соседних) посылок паразитный фазовый сдвиг Ду, равный разности мгновенных значений текущих и задержанных фаз сигнала, равен нулю, а мгновенные значения этих фаз одинаковы и неизменны. Если отклонение A f частоты сигнала от номинального значения отличается от нуля, то мгновенные значение текущих и задержанных фаз сигнала начнут медленно изменяться с частотой повторения, равной A f, a паразитный фазовый сдвиг А.р будет оставаться неизменным и определяться соотношением

2л Af Т,

где Af - отклонение частоты сигнала от номинального значения, Гц;

Т - длительность элементарной посылки.,

Наличие паразитного фазового сдвига A(f между текущими и задержанными значениями фаз сигнала приводит к значительному ухудшению помехоустойчивости автокорреляционного демодулятора.

Поэтому с целью повышения помехоустойчивости цифрового демодулятора сигналов фазоразностной модуляции второго порядка в нем осуществляется автоматиче,- ская компенсации паразитного фазового сдвига .с помощью кольца фазовой автоподстройки, содержащего компенсирующий сумматор 5, фазоцифровой дискриминатор 7 и усреднитель 9, состоящий из последовательно соединенных датчика 10 импульсов и реверсивного счетчика 11.

Кольцо фазовой автоподстройки работает следующим образом.

Текущее значение фазы сигнала с выхода фазоцифрового преобразователя 3 поступает на первые входы компенсирующего сумматора 5. На вторые входы этого же сумматора 5 поступает корректирующий код, вырабатываемый последовательно включенными фазоцифровым дискриминатором

7и усреднителем 9. При сложении двоичного числа, соответствующего текущему значению фазы сигнала и двоичного числа, соответствующего корректирующему коду, текущее значение фазы сигнала получает такое приращение фазы, при котором происходит компенсация паразитного фазового сдвига Дуэ.

Скорректированное значение А текущей фазы сигнала с выходов компенсирующего сумматора 5 поступает на одни входы фазоцифрового дискриминатора 7 и решающего блока 8, на другие входы фазоцифрового дискриминатора 7 и решающего блока

8подается задержанное значение В фазы

сигнала с выходов многоканальной линии 6 задержки.

Фазоцифровой дискриминатор 7 представляет собой устройство, в котором каждои паре двоичных n-разрядных чисел А и В, поступающих на его входы, соответствует определенное (п-1)-разрядное двоичное число Z на его выходе. Это число Z остается неизменным в течение промежутка времени, равного периоду тактовой частоты FT, и может изменяться только в момент действия тактовых импульсов. Старший (п-1) разряд этого числа Z является знакоуправ- ляющим разрядом, показывающим необходимость увеличения или уменьшения корректирующего кода. Остальные разряды (Си, Q2 ... Qi ... Qn-2) определяют величину фазового рассогласования AZ в виде (п-2)- разрядного двоичного числа. Схемная реализация фазоцифрового дискриминатора 7 может быть представлена в виде программируемого запоминающего устройства или в виде комбинационной схемы.

Принцип работы фазоцифрового дискриминатора 7 можно пояснить с помощью таблицы-1, расположенной на фиг. 2, где показано состояние выходов фазоцифрового дискриминатора 7 в зависимости от величины четырехразрядных (п 4) двоичных

чисел А и В. Состояние старшего (п-1) разряда обозначено знаками + или -, причем знаку + соответствует состояние О, а знаку - 1. Величина фазового рассогласования At представлена в десятичном коде.

Выход фазоцифрового дискриминатора 7 соединен с входом усреднителя 9, состоящего из датчика 10 импульсов и реверсивного счетчика 11. Датчик 10 импульсов в

момент прихода каждого тактового импульса формирует импульсную последовательность (пачку), состоящую из импульсов, количество которых численно равно величине фазового рассогласования AZ. При этом

частота повторения импульсов должна быть такой, чтобы максимальное количество импульсов в пачке, равное (),, могло сформироваться и поступить на счетный вход реверсивного счетчика 11 в течение

промежутка времени, равного длительности

одного периода частоты FT тактовых импульсов.

С выхода знакоуправляющего (п-1) разряда фазоцифрового дискриминатора 7 на

управляющий вход реверсивного счетчика 11 поступает сигнал (О или 1), определяющий направление счета в реверсивном счетчике 11. При сигнале О, который соответствует знаку +.записанное в реверсивном счетчике 11 число будет складываться с числом импульсов, поступивших на его счетный вход, а при 1, соответствующей знаку , из числа, записанного в реверсивном счетчике 11, будет вычитаться число импульсов, поступивших на счетный вход реверсивного счетчика 11. Следовательно, число, записанное в реверсивном счетчике 11, будет увеличиваться или уменьшаться в зависимости от того, требуется ли увеличение или уменьшение корректирующего кода, чтобы скомпенсировать паразитный фазовый сдвиг.

Старшие разряды многоразрядного выхода реверсивного счетчика 11, на которых формируется корректирующий код, соединены соответственно со вторыми входами компенсирующего сумматора 5. Чем больше разрядов в реверсивном счетчике 11, тем большее двоичное число можно записать на его выходе, реже будут меняться потенциалы старших разрядов, а следовательно, большее усреднение можно получить при формировании корректирующего кода, но при этом кольцо фазовой автоподстройки будет более инерционным. Следовательно, количество разрядов реверсивного счётчика 11 определяется предельно допустимым временем вхождения в синхронизм кольца фазовой автоподстройки.

При работе кольца фазовой автоподстройки на одних входах компенсирующего сумматора 5 автоматически устанавливается такой корректирующий код, при котором фазовый сдвиг Д между значениями фазы А и В стремится к 0 или л. При достижении одной из этих двух точек устойчивого равновесия фазоцифровой дискриминатор 7 начнет выдавать нулевые значения фазового рассогласования Д2, а корректирующий код будет оставаться неизменным, следовательно, кольцо фазовой автоподстройки войдет в синхронизм.

На одни входы решающего блока 8 поступает скорректированное значение А текущей фазы сигнала, на другие входы - задержанное значение В фазы этого же сигнала.

Решающий блок 8 производит действия над двоичными n-разрядными числами А и В, в результате которых каждой паре двоичных чисел соответствует определенное состояние О или 1 выхода, решающего блока 8. Принципы работы решающего блока 8 можно пояснить с помощью таблицы 2, расположенной на фиг. 3, где показано со- стояние его выхода в зависимости от величин четырехразрядных двоичных чисел А и В, поступающих на его входы.

Схемная реализация решающего блока 8 может быть представлена в виде программируемого запоминающего устройства или в виде комбинационной схемы.

Выход решающего блока 8 через фильтр 12 нижних частот; обеспечивающий фильтрацию высокочастотнных составляющих,

соединен со входом блока 13 вычисления второй разности фаз, которая устраняет неоднозначность решений в выходном пред- модулированном сигнале и обеспечивает формирование выходных импульсов.

Применение кольца фазовой автоподстройки, содержащего компенсирующий сумматор 5, фазоцифровой дискриминатор 7 и

усреднитель 9, состоящий из последовательно соединенных датчика 10 импульсов

и реверсивного счетчика 11, обеспечивает повышение помехоустойчивости цифрового демодулятора сигналов фазоразностной модуляции второго порядка при отклонении частоты сигнала от номинального значения

и снижает требование к стабильности длительности задержки сигнала за счет автоматической компенсации паразитного фазового сдвига Ау, возникающего между текущими и задержанными значениями фазы сигнала.

Формула изобретения Цифровой демодулятор сигналов фазоразностной модуляции второго порядка, содержащий ограничитель-формирователь, генератор, формирователь тактовых импульсов, вход которого подключен к выходу генератора, фазоцифровой преобразователь, первый вход которого соединен с выходом ограничителя-формирователя , второй вход соединен с выходом генератора, а управляющий вход соединен с выходом формирователя тактовых импульсов, многоканальная линия задержки, входы которой соединены с соответствующими выходами фазоцифрового преобразователя, а управляющий вход соединен с выходом формирователя тактовых импульсов, реша- ющий блок, первые входы которого соединены с соответствующими выходами многоканальной линии задержки, блок вычисления второй разности фаз, вход которой соединен с выходом фильтра нижних частот, вход которого соединен с выходом решающего блока, отличающийся тем, что, с целью повышения помехоустойчивости при отклонении частоты сигнала от номинального значения, введены фазоцифровой ди.скриминатор, усреднитель, компенсирующий сумматор, первые входы которого соединены с соответствующими выходами фазоциф- рового преобразователя, первые входы фазоцифрового дискриминатора соединены с соответствующими выходами компенсирующего сумматора и с вторыми входами решающего блока, вторые входы фазоцифрового дискриминатора соединены с соответствующими выходами многоканальной линии задержки, усреднитель состоит из датчика импульсов и реверсивного счетчиФиг 2

ка, причем входы датчика импульсов соединены с соответствующими выходами фазоцифрового дискриминатора, управляющий вход датчика импульсов соединен с выходом формирователя тактовых импульсов, а выход соединен со счетным входом реверсивного счетчика, управляющий вход которого соединен со знакбуправляющим выходом фазоцифрового дискриминатора, а

выходы старших разрядов реверсивного счетчика соединены с вторыми входами компенсирующего сумматора. ч

Јиг.З