Преобразователь угла поворота вала в код Советский патент 1974 года по МПК G08C9/04 

Изобретение относится к области вычислительной техники и может быть использовано в области автоматики и вычислительной техники. Известны преобразователи угла поворота вала в код, содержащие фазовращатели грубого и точного отсчетов, редуктор, блок питания, формирователи импульсов, схемы синхронизации, регистры, генератор импульсов, делитель частоты, счетчики и схемы И. Однако известные преобразователи можно использовать только при передаточных отношениях между каналами грубого и точного отсчетов, кратных числу 2, возведенному в целую степень. Цель изобретения - расширить функциональные возможности преобразователя и повысить надежность его работы. Это достигается использованием шифратора 3 канале грубого отсчета и -сумматора для формирования выходного кода преобразователя путем суммирования кода точного отсчета с преобразованным шифратором кодом грубого отсчета, а также введением дешифратора, который по сигналам, поступаюш,им из блока управления, обеспечивает корректировку кода грубого отсчета в счетчике этого отсчета. Структурная схема преобразователя угла поворота вала в код приведена на чертеже. Преобразователь содержит фазоврашатель грубого отсчета 1, фазовращатель точного отсчета 2, редуктор 3, нулевые детекторы 4, 5 и 6, триггеры 7, 8, генератор импульсов 9, делитель частоты 10, схемы И 11 - 14, схему ИЛИ 15, счетчик точного отсчета 16, счетчик грубого отсчета 17, дешифратор 18, щифратор 19, сумматор 20, блок управления 21, блок питания 22, входной вал 23 и выходные клеммы 24 преобразователя. Работа преобразователя заключается в следующем. Угол поворота входного вала 23 преобразуется фазовращателями 1 и 2 в напряжения, сдвинутые по фазе относительно питающего напряжения на величины, пропорциональные углам их поворота. В момент перехода питающего напряжения через «О при изменении знака полуволны с «минуса на «плюс нулевой детектор 6 формирует импульс установки триггеров 7 и 8 в «1, которые подготавливают управляющие входы схем И 12 и 11 соответственно. При наличии разрешающего сигнала на выходе дешифратора 18 подготовлен и второй вход схемы И 12. Импульсы с выхода генератора 9 через схему И 11 поступают в счетчик 16 и через делитель частоты 10, схему И 12 и схему ИЛИ 15 - в счетчик 17. Принцип действия нулевых детекторов 4 и 5 аналогичен принципу действия нулевого детектора 6, поэтому при повороте фазовращателей 1 и 2 нулевые детекторы 4 и 5 сформируют импульсы сброса триггеров 7 и 8 через время, пропорциональное углам поворота фазовращателей 1 и 2. После сброса триггеров 7 и 8 схемы II 12 и 11 закрываются и поступление импульсов в счетчики 17 и 16 прекращается. Таким образом, коды, снимаемые с выходов счетчиков б и 17, пропорциопальны временным интервалам от моментов установки триггеров 8 и 7 в «1 до их сброса, а следовательно, и углам поворота фазовращателей 1 и 2. Результирующий код преобразователя, эквивалентный углу поворота входного вала 23, формируется в сумматоре 20 при поступлении на его входы кода из счетчика 16 и кода из счетчика 17, преобразованного щифратором 19 в код, эквивалентный углу поворота фазовращателя 1, но имеющий цену деления всех разрядов, равную цене деления соответствующих разрядов счетчика 16, т. е. щифратор 19 выполняет сдвиг поступивщего на его вход кода, эквивалентный умножению его на постоянный коэффициент. Величина этого коэффициента численно равна количеству импульсов, поступающему в счетчик 17 при полпом обороте фазовращателя 2.

Чтобы устранить ощибку в результирующем коде преобразователя, возникающую в окрестностях нулевого положения фазовращателя точиого отсчета за счет неточности изготовления редуктора и фазовращателей, выход счетчика 16 соединен с дещифратором 18, который формирует и выставляет на выходе сигналы запрета изменения кода в счетчике 17 по импульсам генератора 9 при нахождении фазовращателя 2 в окрестностях его нулевого положения. Этот сигнал поступает на схему К 12, запрещая поступление на счетчик 17 импульсов с делителя частоты 10, и на схему И 14, запрещая сброс счетчика 17 импульсами сброса, поступающими с выхода блока управления 21. В момент перехода фазовращателя 2 через нулевое положение во всех разрядах счетчика 16 устанавливается «О, что свидетельствует о заверщении фазовращателем точного отсчета полного оборота и необходимости изменения кода грубого отсчета на единицу. В этот момент с выхода дешифратора 18 на схему И 13 поступает сигнал разрешения корректировки кода грубого отсчета. Импульс корректировки с выхода блока управления 21 через схемы И 13 и ИЛИ 15 поступает на вход счетчика 17. По сигналу управления, поступающему с выхода блока управления 21 на управляющий вход счетчика 17, импульс корректировки складывается с кодом, записанным в счетчике (вращение фазовращателей в сторону увеличения угла), или вычитается из него (вращение фазовращателей в сторону уменьшения угла). После выхода фазовращателя 2 из зоны возможной ощибки дешифратор 18 снимает запрещающий сигнал на выходе, и преобразователь продолжает работу в обычном режиме кодирования.

Предмет изобретения

Преобразователь угла поворота вала в код, содержащий фазовращатель грубого от15 счета, вал которого соединен со входным валом и через редуктор с валом фазовращателя точного отсчета, входы фазовращателей подключены к выходу блока нитания, схемы И, счетчики, генератор импульсов и делитель ча20 стоты, отличающийся тем, что, с целью расщирения функциональных возможностей и повыщения надежности его работы, в него введены нулевые детекторы, триггеры, дещифратор, шифратор, сумматор и блок уиравле25 ния, причем фазовращатель грубого отсчета через первый нулевой детектор подключен к первому входу блока управления и к первому входу первого триггера, выход которого соединен с первым входом первой схемы И, 0 фазовращатель точпого отсчета через второй нулевой детектор подключен ко второму входу блока управления и к первому входу второго триггера, выход которого соединен с первым входом второй схемы И, вторые вхо5 ды первого и второго триггеров через третий нулевой детектор нодключены к выходу блока питания, выход генератора импульсов через делитель частоты подключен ко второму входу первой схемы И и непосредственно ко 0 второму входу второй схемы И, выход которой подключен к счетчику точного отсчета, выход первой схемы И через схему ИЛИ соединен со счетчиком грубого отсчета, выход которого через щифратор подключен к перво5 му входу сумматора, первый выход блока управления соединен со счетчиком грубого отсчета, второй выход блока управления соединен со счетчиком точного отсчета непосредственно и через третью схему И со счетчиком 0 грубого отсчета, выход счетчика точного отсчета подключен ко второму входу сумматора и дешифратору, первый выход которого подключен к третьему входу первой схемы И и ко второму входу третьей схемы И, второй выход дешифратора подключен к нервому входу четвертой схемы И, второй вход которой соединен с третьим выходом блока унравления, а выход четвертой схемы И соединен со вторым входом схемы ИЛИ.