Преобразователь частоты в код Советский патент 1974 года по МПК H03K13/20 

1

Изобретение относится к области вьиислительной техники, где может быть использрвано iB качестве .входного преобразователя информации для цифровых .вычислительных машин, ,в качестве самостоятельного узла - частотомера, в качестве составной части частотно-импульоных вычислительных уст1ройств.

Известен преобразователь частоты в код, содержащий устройство синхронизации, выходом соединенное с одним входом схемы сравнения, схемы совпадения, реве рсивный счетчик, выходы разрядов которого подключены ко входам двоичного умножителя.

В предложенный иреобразователь введена схема коммутации частот и счетчик, вход которого соединен с выходом двоичного ум-ножителя, а выход - со вторым входом схемы ср авнения, выходы которой через схемы совпадения соединены со входами реверсивного счетчика, .вторые .входы схем совпадения подключены к выходам схемы коммутации частот, другими (входами соединенной с шинами счетчика. Такое выполнение преобразователя позволяет повысить его быстродействие.

На фиг. 1 -приведена схема преобразователя частоты в КОД; на фиг. 2 - кусочно-линейная аппроксимация гиперболической зависимости; на фиг. 3 - график, иллюстрируюп ий процесс отработки точного значения кода; ня фиг. 4 - схема сравнения и временные диаграммы, Поясняющие ее работу; на фиг .5 - схема «оммутаци.и частот.

Предлагаемый преобразователь частоты в код состоит ,из устройства I синхронизации,

схемы 2 сравнения, схем 3, 4 совпадения, реверсивного счетчика 5, схемы 6 коммутации частот, схемы 7 сборки, счетчика 8.

Вход устройства FX через устройство 1 синхронизации соединен со схемой 2 сравнения,

на второй вход которой поступают импульсы частоты FOC со счетчика 8. Выход «Сброс схемы сравнения 2 подключен ко входу счетчика 8, выход Рфорс-ко входу схемы 6 коммутации частот, а выходы+АТ и -AT - к inoтенциальным входам двух импульоно-потенциальных схем 3 совпадения, импульсные входы которых соединены с выходом FJ схемы 6 коммутации частот. Выходы имлульсно-потенциальных схем 3 совпадения соединены с суммлрующим и вычитающим входами реверсивного счетчика. Кроме того, единичные выходы ды триггеров реверсивного счетчика 5 подключены ко входам схемы 6 ком м тации частот, соединенной с разрядами рвве|рсивного

опорных частотных составляющих Fo/2i с делителя частоты {FO - опорная частота), а вы ходами для форсирования-с установочными единичными входами триггеров рвверси1вного счетчика 5. Единичные и нулевые выхотригге|ров реверсивного счетчика подключены к потенциальным .входам импульсно-потенциальных схем 4 совпадения, импульсными входами соединенных с шинами опорных частотных составляющих с делителя частоты и выходами подключенных ко входам схемы 7 сборки. Выход схемы сборки .подключен ко входу счетчика 8, с выхода которого выдаются импульсы FOC на схему 2 сравнения. Пр.инцИ;П действия предлагаемого преобразователя основан на сравнении периода входной ча стоты Тх с периодом частоты связи 7ос. начало которого синхронизируется .импульсами частоты fx, и формировании в случае йх неравенства коррекции кода .с-Р/. уточняющей его значение Л накапливаемое в выходном регистре, АГ - Т Гос FJ - частота, значение которой соответствует наклону /-ГО линейного участка аппроксимирующей .кривой, k - шаг коррекции, количество которых определяется точностью иреобразования. В Предлагаемом преобразователе осуществляется кусочно-линейная а1пнроксимация гиперболической зависимости (ф.иг. 2) Тх - и изме|ряемый период или разность АГ заполняется импульсами, частоты которых дискретно изменяется в зависимости от получаемого ™ ™-™-«- зла„ а„. кода в момен проксимации. Узлы аппроксимации расположены в точках FI, 2Fi, /-i..., которым соответствуют следующие значения кодов TVjc: 00 ... 001, 00 ...010, 00 ...0100, .... При этом значении тангенсов углов наклона tgaj отрезков AJ, проведенных через эти углы аппорксимации (фиг. 2), соответствуют ряду /2 (/-1, 1, 2, З...п, п - количество участков аппроксимации). Для ускорения отработки результирующего кода каждый участок разделен на две .(,5Fj и l,) и в пе|рвых из них .для выработки коррекции .используются лрямые Bj, проведенные из середины каждого участка (1,5 FI, 3Fi, QFi,...ic соответствующими значениями кода 00 ...011, 00 ...0110, 00;.. 01100,...), а во вторых - прямые . Значения тангенсов угла наклона .прямых Bj со. ответствуют ряду . Величины tgccjj tgpj моделируются спорными частотными составляющими ( (bi)). Использование аппроксимирующих прямых Л и Bj на каждом участке позволяет простыми средствами вычислить коррекцию ,.tg, O.j(j) -(фиг. 3) и за несколько шагов коррекции (k) -получить значение кодаJVa: с точностью, .определяемой разрядной сеткой. У. Частота F через схему 1 синхронизации поступает на вход схемы 2 сравнения, где осуществляется сравнение периодов измеряемой частоты TX с периодом частоты обратной СВЯЗИ Гос. Период Гос образуется путем простого деления импульсов неравномерной частоты двоичного умножителя счетчиком 8. Дво.ичный умножитель преобразует код NX, накапливаемый реве|рсивным счетчиком 5, в ° N, , которая в 2 (где частоту л - 1количество разрядов счетчиков 5 и 8) больше частоты обратной связи FOC, сравниваемой с частотой FX в схеме сравнения 2. Синхронизация периодов Тх и Гос, необходимая лри сравнении, достигается путем начальной установки счетчика 8 импульсами частоты FX. Если , то схема сравнения формирует соответствующие сигналы разности +ДГ и .-АГ, 1В течение времени существования которых на счетчик 5 поступают через схемы совпадения 3 им пульсы частоты FJ со схемы 6 коммутации частот; которая определяет соответствующую частоту (, или /о/2 +, моделирующую tgaj или tgpj. В результате .последовательного сравнения периодов TX и Гос на (ВХОД счетчика 5 лоступают коррекции A/V,EArK-tga() уточняющие значение кода до момента наступления равенства периодов с :°Г4Г™а7лГ При скачкообразном увеличении Частоты FX больше чем в 2 раза, схема сравнения 2 .выдает .в схему 6 коммутации частот имлульсы частоты Fфofc, которые форсируют увеличение кода Л в реверсивном счетчике 5. Работа схемы сравнения поясняется фиг. 4 (а, б), где Crti - Cn схемы совпадения, а Ti, Га - триггеры. Импульсы , совпадающие с импульсами Fy (изображены пунктиром), соответствуютмоментам синхронизации «Сброс, т. е. нач,алу сравнения периодов Тх .и 7оо (фиг. 46). Разность периодов +АГ образуется на выходе C/zs, а -АГ - на выходе Схемы Cuz, Crt4 - (И-НЕ) участвуют в формировании исходного состояния триггеров пе|ред сравнением (, ). Cni запрещает прохождение импульсов частоты FX в момент формирования +АГ которые могут иметь место при скачкообразном увеличении частоты /« больше чем в 2 раза. В этом случае .импульсы частоты FX проходят через Cn и подаются на схему 6 коммутации частот для форсирования переходного процесса (/форс). Работа схемы коммутации частот поясняется фиг. б, где Ctti-Сп5 схемы совпадения, Ti-Гз - триггеры. Участок аппрокоимации (j), на котором находится значение FX, определяется ста|рШИм значащим разрядом реверсивного счетчика

(фиг. 2). Определение старшего значащего разряда осуществляется с помощью Cnz, Спз каждого разряда. В случае, если /- ный разряд реверсивного счетчика является старшим значащим, на выходе Спз этого (J-TO) разряда появляется сигнал, разрешающий прохождение одной из частот , модулирующих Соответственно tgpj « tgaj.

Одна из частот через Спд ил.и С«5 /-го разряда в зависимости от состояния тригге(ра (/-1) разряда реверсивного счетчика, который определяет, какой 1из частей участка (,5Fj или ,) соответствует значению кода NX, проходит через схему «ИЛИ на выход Схемы коммутации частот.

При поступлении Со схемы сравнения импульса Рфо-рс, на выходе Cni /-го старшего значащего разряда появляется сигнал, который устанавливает (/+/) триггер реверсивного счетчика в «1, форсируя тем самым изменение кода NX, что значительно сокращает эремя отработки кода в случае скачкообразного увеличения частоты FXКоличество разрядов реверсивного счетчика (т), к которым подключаются схемы совизменения

падения, определяется диапазоном входной частоты

- log, б. Ц.

г макс

т -

L.v мин J

свою очередь

значение

максимальное

РХ макс 2,

X мим

п - количество разрядов счетчика 5.

где

Предмет изобретения

Преобразователь частоты в код, содержащий устройство синхронизации, выходом соединенное с одним входом схемы сравнения, схемы совпадения, реверсивный счетчик, выходы разрядов которого подключены к входам двоичного умножителя, отличающийся тем, что, с целью повышения быстродействия, в него введена схема коммутации частот и счетчик, вход которого соединен с выходом двоичного умножителя, а выход-со вторым входом схемы сравнения, выходы которой через схемы совпадения соединены со входами реверсивного счетчика, вторые входы схем совпадения подключены к выходам схемы коммутации частот, соединенной с разрядами ре версивного счетчика,

О Fj If 3, , 6f 8F Bj

ISFjItNj

Fj

Фиг 2

-Й,

IFj

W2 LNjf

Nr

Фиг.З