Многовходовый одноразрядный двоичный сумматор Советский патент 1975 года по МПК G06F7/50 

1

Изобретение относится к области автоматики и вычислительной техники, предназначено для одновременного сложения п входных сигналов и п единиц переноса и может использоваться в специализированных вычислительных устройствах, в частности Для параллельного преобразования многоразрядных двоично-десятичных чисел в двоичНый код.

Известны многовходовые одноразрядные двоичные сумматоры, содержащие последовательно соединенные операционные усилители с резистивными масштабными элементами во входных цепях и в цепях обратной связи (входная группа резистивных масштабных элементов включена между входными клеммам.и сумматора и суммируюш,ей точкой первого операциоиного усилителя), пороговые элементы и диоды.

Предлагаемый сумматор отличается от известных тем, что в нем суммирующая точка первого операционного усилителя через дополнительный входной резистивный элемент переноса соединена с входной клеммой переноса, суммирующая точка второго операционного усилителя соединена с анодами диодов, которые катодами подключены через соответствующий пороговый элемент к выходу первого операционного усилителя, последний через дополнительный масштабный элемент

обратной связи соединен с суммирующей точкой третьего операционного усилителя.

Это позволяет упростить конструкцию и увеличить быстродействие сумматора.

На чертеже приведена схема предлагаемого сумматора.

Сумматор содержит три операционных усилителя 1, 2 и 3 с резистивными цепями 4 обратной связи, резистивные масштабные элементы 5, дополнительный масщтабный элемент 6 обратной связи, пороговые элементы 7, диоды 8, входные резистивные масщтабные элементы 9, дополнительный входной резистивный масштабНый элемент 10 переноса.

Суммирующая точка операционного усилителя 1, в обратной связи которого стоит масштабный элемент (резистор) с сопротивлением R, соединена через входные масштабные элементы (резисторы) 9, сопротивление

каждого из которых равно 2-n-R, с входными клеммами сумматора п.Исходных чисел Хь Х2,...,Хп и через масштабный элемент 10 переноса (резистор), сопротивление которого равно 2-, с входной клеммой переноса Z, а

его выход соединен через дополнительный масштабный элемент 6 обратной связи (резистор) с суммирующей точкой операционного усилителя 3, в обратной связи которого стоит также масштабный элемент (резистор), и с

операционным усилителем 2, выход которого через соответствующий масштабный элемент (резистор) соединен с входом операционного усилителя 3. Сумматор работает следующим образом. На входы онерационного усилителя 1 поступают сигналы ь z,..., Хп, представленные либо уровнем напряжения U, либо О, и сигнал переноса Z, представленный уровнем напряжения -К (, 1, 2,...,п и соответпствует количеству единиц переноса). С выхода операционного усилителя 1 суммарное напряжение поступает одновременно на масштабный элемент (резистор) 5 и пороговые элементы 7, порог срабатывания каждого из которых равен - -i (, 1, 2,...,л). п Порог срабатывания каждого следующего порогового элемента 7 отличается от предыдущего на .величину -. На выходе операционного усилителя 1 каждый входной сигнал Xi (, 2,...,п) появляется с коэффициентом, а сигнал переноса Z - с коэффициеятом -. Таким образом, выходное напряжение операционного усилителя 1 можно предстазить в виде - f -+i-i - где т - количество двоичных входных сиг«алов, соответствующих «единице ( К - количество единиц в многоуровневом сигнале переноса (). Если суммарное напряжение на выходе oneрационного усилителя 1 равно- /f-, то срабатывают первые i () пороговых элементов 7, ток через входной масщтабный элемент 5 равен сумме токов через i пороговых элементов 7, каждый из которых равен, и ток через операционный усилитель 2 равен нулю. Если же суммарное напряжение равно ,,/2/+1 - UI, то тоже срабатывают первые i пороговых элементов 7, общий ток через которые равен, ток через масщтабный элег- U(2i+l) мент Ь равен -, следовательно, ток через операционный усилитель 2 равен Таким образом, напряжение на выходе операционного усилителя 2, соответствующее результату сложения в данном разряде, равно 0при четной сумме входных сигналов и переноса и и при нечетной сумме, что соответствует общепринятым правилам сложения двоичных чисел. Напряжение переноса в следующий разряд формируется ца операционном усилителе 3, в обратной связи которого стоит резистор 4 с сопротивлением R. На резистор подается напряжение с выхода операционного усилителя 1через масштабный элемент 6 с сопротивлением Rue выхода усилителя 2 через элемент 5 с сопротивлением 2nR. Это напряжение равно (), если результат сложения в данном разряде, т. е. выход операционного усилителя 2, равен «улю, и равно «+4 -т-+ « - если выход операционного усилителя 2 равен и, т. е. Ё общем случае перенос в следующий разряд равен -/С (). п Таким образом, поставленная цель - упрощение устройства и увеличение быстродействия - осуществляется за счет однотактного параллельного сложения входных сигналов и многоуровневого сигнала переноса и одновременного получения результата сложения в данном разряде и многоуровневого переноса в старший разряд. Предмет изобретения Многовходовый одноразрядный двоичный сумматор, содержащий три соединенных последовательно операционных усилителя, во входных цепях и в цепях обратной связи которых включены резистивные масштабные элементы, пороговые элементы и диоды, отличающийся тем, что, с целью упрощения конструкции и увеличения быстродействия сумматора, в ием суммирующая точка первого операционного усилителя через дополнительный входной резистивный масштабный элемент переноса соединена с входной клеммой переноса, суммирующая точка второго операционного усилителя соединена с анодами диодов, которые катодами подключены через соответствующий пороговый элемент к выходу первого операционного усилителя, соединенного через дополнительный масштабный элемент обратной связи с суммирующей точкой третьего операционного усилителя.

0--Н

.„«

Z 0HZIH