Накопитель-счетчик Советский патент 1975 года по МПК H03K25/00 H04L13/08 

Изобретение относится к области телеграфии и передачи данных и может быть использовано в окопечвых устройствах.

Известен накопитель-счетчик, содержащ ;й матрицу элементов памятн, устройство уп.равления наконителем, соединенное с коммутатором тактов, и исполнительное устройство, соединенное со входом управления, приемом, причем в столбце выход каждого элемента памяти соединен со входо.м последующего -jjiaмента памяти, входы элементов памяти ка;лдой строки соединены с выходами коммутатора тактов, входы элементов памяти нерзон строки соединены с шипами входных сигналов.

С целью упрощения устройства в нем выход элемента памяти каждого столбца последней строки соединен с первым донолнительпым входом элемента памяти первой строки следующего столбца, выход элемепта памяти носледнего столбца последней строки соединен с первым входом дополнительного полусумматора, второй вход которого соединен с выходом одпого из элементов памяти, выход полусумматора соединен через вновь введенный jiHвертор с первым входом дополнительного вентиля, .второй вход которого соединен со входом управления приемом, а выход - с первым дополнительным входом элем-ента памятн первой строки первого столбца, вторые дополнительпые входы элементов памяти первой строки соединены с дополнительным выходом коммутатора тактов, выходы всех элементов памяти соедипеиы со входами вновь введенного дешифратора, выход которого соединен со входом чснолнительного устройства.

На чертеже приведена блок-схема предлагаемого наконителя-счетчика.

Накопитель-счетчик содержит элементы 1-20 (триггера) памяти, входные схемы «И 21-25, шины 26-30 входных сигналов, тактовые шины 31-35, коммутатор 36 тактов, тактовые шины 37-40, устройство 41 управления накопителем, вход 42 с приемника, вход 43 с печатающего устройства, выход 44 устройства управления накопителем, дешифратор 45, шины 46-49 сигналов управления, тактовые шины 50-51, исполнительное устройство 52, нолусумматор 53 по модулю 2, инвертор 54, схему «И 55 и ,вход с приемника 56.

Наконитель-счетчик состоит из элементов 1-20 памяти, расположенных мат1р«цей с п строками (ступенями) и т столбцами. Выхо/ч каждого элемента столбца соединен со входом последующего. Входы элементов первой ступени соединены с выходами элементов последней ступени и через схемы «И 21-25 - с входиыми щинами 26-30.

Вторые входы схем «И 21-25 соединены с тактовой шипой 31. Тактовые входы всех ступеней накопителя через шины 32-35 соединены с коммутатором 36 тактов, который входами соединен с тактовыми шинами 37-40. Устройство 41 управления накопителем входом 42 соединено с приемником, входом 43 - с печатаюшим устройством, выходом 44 - с .коммутатором 36 тактов и дешифратором 45, выходами 46-49 - с коммутатором 36 тактов, входами 50, 51 - с тактовыми шинами.

Выходы всех элементов 1-20 памяти соединены со входами дешифратора 45, а его выход соединен со входом исполнительного устройства 52. Выход последнего элемента памяти 20 соединен с одним из входов полусумматора 53, второй вход которОГО соединен с выходом одного из промежуточных элементов. Выход полусумм.атара 53 через инверто р 54 и схему «И 55 соединен со входом первого элемента 1 памяти. Вход с приемника 56 соединен со вторым -ВХОДОМ схемы «И 55 и входом исполнительного устройства 52. Выходы элементов последней ступени соединены с печатающим устройствам.

Устройство работает следуюшим образом.

В накопителе находится одна комбинация, предназначенная для вывода на печать. Устройство 41 управления накопителем (У7УН) постоянно подает сигнал «накопитель занят на коммутатор 36 тактов, который выдает импульсы с тактовой частотой продвижения ниформации по ступеням. Однако продвижения информации по ступеням не происходит до тех пор, пока с печатающего устройства не придет синхроимпульс на УУН 41 по входу 43. С приходом синхроимпульса начинается последовятельное продвижение информации по ступеням на один шаг при последовательной подаче тактов на шины 33-35 и вывод информации с последней ступени на печатающее устройство.

После приема очередной комбинации из канала с приемника по входам 26-30 поступает принятая комбинация, а по входу 42 поступает сигнал записи в первую ступень накопителя. По этому сигналу по шине 31 поступает такг и происходит запись комбинации в первую ступень накопителя через входные схемы «Их 21-25.

В режиме печати такты по шине 32 не подаются.

В случае прекращения приема информации накопитель постепенно освобождается, и после полного освобождения УУН 41 подает постоянно на коммутатор тактов 36 сигнал «1 - накопитель свободен, происходит переключение тактов. Такты запрещаются по шине 31 и появляются на шине 32, благодаря чему возникают логические связи между элементами последней и первой ступеней, а также обратная связь на вход первого элемента 1.

Такил образом, накопитель преобразуется в рекуррентный регистр сдвига, генерирующий последовательность максимальной длины. Начальное состояние регистра в момент полного освобождения определяется наличием «О во

всех элементах намяти. Обратная связь на первый элемент осуществляется через полусумматор 53, инвертор 54 и схему «И 55, на второй вход которой подается сигнал «1 с приемника по входу 56 при отсутствии приема информации. Так как исходное состояние регистра «О, то его работа возможна только с инвертированием выходного сигнала полусумматора 53 инвертором 54.

Длина последовательности, генерируемой регистром, зависит от общего числа ячеек и числа тактов в этом режиме.

Дешифратор 45 определяет состояние регистра, при котором происходит выдача сигнала на исполнительное устройство, выключающее двигатель.

В момент дачала приема информации с канала из приемника по входу 56 поступает сигвал «О, по которому исполнительное устройство 52 включает двигатель, если он был выключен, а в первый элемент памяти постоянно записывается «О. За время приема одной комбинации «О должен заполнить элементы памяти всех столбцов, кроме последнего, в котором может быть заполнен только верхний элемент. После приема всей комбинации сигналом по выходу 44 происходит переключение тактов, появление такта на шине 31, запрет тактов на шине 32, запись в первую ступень комбинации из приемника через схемы «И 21-25.

Запрет тактов на шине 32 нереводит устройство в режим накопителя. С целью исключения ложного выключения двигателя при случайном наборе дешифрируемой комбинации из принимаемой информации на дешифратор 45 подается сигнал «накопитель занят с УУН 41.

Предмет изобретения

Накопитель-счетчик, содержащий матрицу элементов памяти, устройство управления нагеоПИтелем, соединенное с коммутатором тактов, и исполнительное устройство, соединенное со входом управления приемом, причем в столбце выход каждого элемента памяти соединен со входом последующего элемента памяти, входы элементов памяти каждой строки соединены с выходами коммутатора тактов, входы элементов памяти первой строки соединены с шинами входных сигналов, отличающийся тем, что, с целью упрощения устройства, выход элемента памяти каждого столбца последней строки соединен с первым дополнительным входом элемента памяти первой строки следующего столбца, выход элемента памяти последнего столбца последней строки соединен с первым входом дополнительного полусумматора, второй вход которого соединен с выходом одного из элементов памяти, выход полусумматора соединен через вновь введенный инвертор с первым входом дополнительного вентиля, второй вход которого соединен со входом управления приемом, а выход - с первым дополнительным входом элемента памяти первой строки первого столбца, вторые

дополнительные входы элементов памяти первой строки соединены с дополнительным выходов коммутатора тактов, выходы всех элементов памяти соединены со входами вновь введенного дешифратора, выход которого соединен ico входом исполнительного устройства.