Множительное устройство Советский патент 1975 года по МПК G06F7/52 

жителя одновременно; сумматоры 5, 6, ..., М/2 + 4 частичных произведений, каждый из которых содержит по я одноразрядных комбинационных сумматоров 5-1-5-/г, 6-1-6-«, М/2+4-1-М/2 + 4-Я и по элементу задержки 5-Л+1 и б-п+1.

Кроме того, устройство содержит однотактные элементы задержки 5-п + 2, 6-п+2- -Л1/2+3-П+2, б-п+З-М/2 + З-п+З.

Устройство работает следующим образом.

В регистр множимого заносится множимое, в регистр множителя - множитель. Информацияв регистре множимого 1 размещается таким образом, чтобы в каждом такте сдвига на выходе регистра появились п очередных разрядов информации, причем младший разряд размещается в части 1-1, п-й - в части 1-п. По сдвигающим импульсам множимое одновременно п разрядами из регистра 1 поступает на блок формирования чисел 2, кратных множимому. Множимое, его удвоенное и утроенное значения также одновременно п разрядами поступают на блок образования частичных произведений множимого 4 на два разряда множителя одновременно, где в каждом такте работы устройства формируется п-М/2 частичных произведений, поступающих на входы сумматоров j-i (, 6, ..., Л1/2 + 4; , ..., П-1, п). На сумматорах // производится суммирование частичных произведений, и на выходе множительного устройства в каждом такте умножения появляется п очередных разрядов произведения.

„лг + м

Время умножения составляеттактов.

Предмет изобретения

Множительное устройство, содержащее УИразрядный регистр множителя, yV-разрядный регистр множимого, соединенный со входами

блока формирования чисел, кратных множимому, бло.к образования частичных произведений множимого на два разряда множителя одновременно, первые входы которого соединены с соответствующими выходами блока формирования чисел, кратных множимому, а вторые входы - с выходами регистра множителя, и однотактные элементы задержки i-n + 2,j-n+3 (, 6, ..., уИ/2+3), отличающееся тем, что, с целью упрощения устройства при последовательно-параллельной обработке информации, оно содержит М/2 сумматоров частичных произведений, каждый из которых состоит из п (п - число одновременно

обрабатываемых разрядов множимого) одноразрядных комбинационных сумматоров и элемента задержки; причем выходы блока образования .частичных произведений соединены соответственно с первыми входами одноразрядных комбинационных сумматоров, выход суммы j-i-To одноразрядного комбинационного сумматора (/ 5, 6, ..., М/2+3; , 2, ..., п-2) соединен непосредственно со вторым входом /+1, t4-2-ro одноразрядного комбинацйонного сумматора, а выходы суммы j-n-1. го и /-/г-го одноразрядных комбинационных сумматоров соединены со вторыми входами /+1 1-го и /+1 2-го одноразрядных комбинационных сумматоров соответственно через

однотактные элементы задержки i-n + 2 и //1 + 3; выход переноса /-t-ro одноразрядного комбинационного сумматора (/ 5, 6, ..., Al/2-f4; t 1, 2, ..., n-l) соединен непосредственно со входом переноса j-i + 1-го одноразрядного комбинационного сумматора, а выход переноса j-n-TO одноразрядного комбинационного сумматора, а выход переноса /-я-го одноразрядного комбинационного сумматора соединен со входом переноса /-l-ro одноразрядного комбинационного сумматора через однотактный элемент задержки /п+ 1.