Устройство для умножения двух N-разрядных чисел Советский патент 1989 года по МПК G06F7/52 

Изобретение относится к вычислительной технике и предназначено для использования в ЦВМ

Цель изобретения - повьшение быстродействия устройства умножения N-разрядных чисел (N-2).

На фиг. I изображена функциональная схема устройства умножения двух N-разрядных чисел; на фиг.2 - схема соединения регистров сомножителей; на фиг. 3 - пример организации регистра 1, .

Устройство (фиг. 1) содержит две группы по К N-разрядных регистров 1 множимого и множителя, К элементов НЕ 2, группу элементов ИЗ, () К одноразрядных сумматоров А, К п- разрядных сумматоров 5, п элементов 6 задержки.

Устройство работает следующим образом.

В начале первого такта одновременно подаются первые К-разрядные группы множимого и множителя на входы двух групп регистров 1 соответственно. По сигналу f,д эти группы заносятся в регистры 1. Элементарные произведения разрядов групп формируются на элементах И 3 группы, затем на одноразрядаых сзтматорах 4 формируютс/1 частичные элементарных произведений и переносы которые поступают в многовходовой сумматор 5, на выходе первого разряда которого формируется сигиап произведения соответствуклцик разрадов. На входах каждого разряда, начиная со второго, и выходе переноса старшего разряда каждого многоразрядного сумматора 5 формируется сигнал переноса в старшие разряды.

За второй такт работы аналогично получаются элементарные произведения разрядов следующей группы, которые зтем суммируются вместе с переносом, сформированным в предвдущем такте.

Таким образом, с окончанием подачи часть групп чисел устройство формирует младшую часть их произведения

N

За последующие - такта содержимое pelt

гистра 1 множителя остается без изменений, а из регистра множимого последовательно выписываются К-разрядные группы множимого с заполнением освободившихся ячеек этого регистра 1 зн ком множимого, отрицательное значени которого представлено обратным кодом

Формула изобретения

Устройство для умножения двух N- разрядных чисел (N-2), содержащее N-разрядные регистры множимого и множителя, группу элементов И и п одноразрядных сумматоров, причем входы множимого и множителя устройства сое- динены соответственно с информационными входами N-разрядных регистров множимого и множителя, выходы разрядов которых, кроме выходов разрядов N-разрядного регистра множимого, сое- динены с первыми и -вторыми входами соответствующих элементов И группы, отличающееся тем, что, с целью повышения быстродействия, в него введены К элементов НЕ (К - число группы разрядов перемножаемых чисел), (2 -l)K-nJ одноразрядных сумматоров, К п-разрядных сумматоров И п элементов задержки, входы которых соединены с выходами разрядов, на- чиная с второго, и выходом переноса К-го п-разрядного сумматора соответственно, выходы разрядов N-разрядного регистра множимого сордине- ны с выxoдa ш соответствующих К эле- ментов НЕ, выходы которых соединены с соответствукнцими входами элементов И группы, выходы которых, кроме выходов К-х элементов И группы, соединены с соответствующими входами первых (2 -К)-х одноразрядных сумматоров, выходы К-х элементов И группы соединены с входами переноса соответствующих К-х разрядных сумматоров, выходы суммы и переноса первых (2 -К)-х одноразрядных сумматоров соединены соответствующими входами последующих одноразрядных сумматоров, выходы и переноса которых соесданены с входами разрядов первого слагаемого соответствующих п-разрядных сумматоров, выходы первого разряда которых соединены с шохода- ми соответствующих разрядов произведения устройства, выходы элементов задержки соединены с соответствующими входами второго слагае юго первого п-разрядного сумматора, выходы разрядов, начиная с второго, и выход переноса i-ro п-разрядного суммато- ра (,... ,К-1) соединены соответственно с входами J-X разрядов второго

слагаемого () (i+O-ro празрядного сумматора.

Фие.2.

Изобретение относится к вычислительной технике. Цель изобретения - повышение быстродействия устройства, которая достигается путем реализации способа умножения при помощи параллельно-последовательного суммирования N чисел, для чего в устройство, содержащее регистры 1 сомножителей, группу элементов И 3, матрицу одноразрядных сумматоров 4, вводятся K N- разрядных сумматоров 5, N элементов задержки 6 и K элементов НЕ, что дает возможность пропорционально наращивать разрядность групп перемножаемых чисел. 3 ил.