Устройство для умножения Советский патент 1989 года по МПК G06F7/52 

1

W

Изобретение относится к вычислительной технике и может быть применено для быстрого выполнения операции умножения чисел. Особенно эффективно его использование при применении БИС и СБИС. Сомножители могут быть представлены в любой системе счисления. Целью изобретения является повышение быстродействия устройства. Устройство содержит регистр 1 множимого, блоки 2 вычисления разрядных значений произведения, буферные регистры первой 3 и второй 4 групп. Соединение входов и выходов переноса соседних блоков вычисления разрядных значений произведения и разрешение прохождения переноса на (N+1)-м такте, а также выбор наиболее быстродействующего варианта реализации блоков 2 позволило сократить время выполнения операции до N+1 тактов. 1 з.п.ф-лы, 2 ил.

ел

ГС

се

ГС О5

Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействующих устройств умножения чисел, удобных для изготовления с применением больших интегральных схем. Сомножители могут быть представлены в любой системе счис тения.

Целью изобретения является повышение быстродействия устройства.

На фиг. приведена функциональная схема устройства для умножения; на фиг. 2 - функциональная схема блока вычисления разрядных значений произведения.

Устройство (фиг. 1) содержит л-разрядный регистр множимого, п блоков 2 вычисления разрядных значений произведения, п буферных регистров 3 первой группы, п буферных регистров 4 второй i-|n iiibi, 5ходы 5 - 8 соответственно коррекции. 1ножите;1я, уи- равляюш.ий и переноса устройства, первый выход 9 и второй выход 10 устройства.

Блок 2 вычисления разрядных значений произведения (фиг. 2) содержит умножитель 11, узел 12 суммирования, сумматор 13 и элемент И 14.

Рассмотри.м функциональное назначение и реализацию узлов и блоков устройства.

Регистр 1 множимого предназначен для хранения значения л-разрядного множимого. Регистры 3 и 4 предназначены для хранения значений соответственно старшего и младшего разрядов частичных произведений, сформированных соответствующими блоками 2.

Каждый блок 2 вычисления разрядных з)1ачений произведения предназначен для вычисления произведения разряда множимого на разряд множителя, сложения полученного результата с разрядными слагаемыми и учета переноса из соседнего младшего блока. Он реализует ф|ункцию:

+ A- rB + P.

где ., Y -- цифры сомнс)жителей, поступающие на входы множимого и множителя блока;

/1, В - разрядные слагаемые, поступающие на входы первого и второго слагаемых блока; Р - входной перенос, поступающий на

вход переноса блока.

Таким образом, на выходах блока 2 формируются значения старшего и младшего разрядов разрядного произведения и переноса в старший разряд полученного произведения.

Блок 2 - комбинационного типа и может быть реализован самыми различными способами по таблице истинности функционирования блока. Один из примеров реализации представлен на фиг. 2.

Умножитель 11 в блоке 2 производит умножение одноразрядных сомножителей.

причем результат на его выходах может формироваться как в двухрядном, так и в многорядном коде.

Узел ;2 суммирования предназначен для - преобразования многорядного кода в двухрядный.

Сумматор 13 предназначен для суммирования поступающей на его входы в двухрядном коде информации с учетом входного переноса. На его вь ходах образуются

0 два разряда результата в однорядном коде. Неренос, поступающий в. старший разряд сумматора 13, подается и на выход переноса блока 2.

Элемент И 4 предназначен для подачи

5 с разрешения сигнала на входе 7 устройства информации о переносе, образованном на выходе переноса соседнего младшего блока 2, на вход переноса сумматора 13. Устройство работает следующим образом. В исходном состоянии регистры 3 и 4 об0 нулены, в регистре 1 множимого хранится без знака п-разрядное значение множимого. На вход 7 устрайства по.аан сигнал, запрещающий распространение переноса между блоками 2.

g В каждом из п первых тактов работы устройства на его вход 6 поступает по одному разряду множителя, начиная с младших разрядов. При этом в каждом /-м блоке 2 производится у.множенИе разряда множимого, поступающего на ег о вход множимого с

0 выхода ( -го разряда регистра 1 множимого, на разряд множителя, поступающий на его вход множителя с входа 6 множителя устройства, и прибавление к младшему разряду получивщегося при этом произведения через входы второго и первого слагаемых блока 2

5 младщего разряда произведения (; -|-1)-го блока 2, сформированного в предыдущем также и хранимого в (/4-i)-M регистре 4, и старшего разряда произведения гго блока 2, сформированного в предыдущем такте и храQ нимого в /-М буферном регистре 3.

Сформированные младший н старший разряды произведения /-го блока 2 с его выходов записываются в /-е регистры 4 и 3 соответственно.

После выполнения п первых тактов рабо5 ть| устройства на его вход 6 множителя поступает нулевая информация, на вход 7 подается потенциал, разрешающий прохождение переноса между б локами 2. В результате этого в устройстве организуется цепь последовательно соединенных блоков 2 (по0 следовательно соединенных линиями переноса сумматоров 13 блоков 2), используемая для быстрого распространения переноса. В течение (г;-|-1)-го такта работы устройства в /-М блоке 2 производится сложение старшего разряда произведения /-го. блока 2, сформированного в п-м такте и хранимого в г -м регистре 3, с младшим разрядом произведения (( +1)-го блока 2, сформированным в п-м такте и хранимым в (г+О М регистре 4, а также прибавление значения переноса, формируемого в (п-)- 1) -м такте на выходе переноса (/-1)-го блока 2. После завершения переходного процесса з буферные регистры 4 с выходов блоков 2 записываются п старших разрядов произведения сомножителей.

Следует отметить, что вывод в устройстве п младших разрядов произведение

рядных значений произведения, входы множимого которых соединены с выходами соответствующих разрядов регистра множимого, вход первого слагаемого /-го блока с вычисления разрядных значений произведения соединен с выходом /-го буферного регистра гп:рвой грх ппы соответственно (i ....,/), вход второго слагаемого j-ro блока вычисления разрядных значений произведения соединен соответственно с выходом

осуществляется через его первый выход 9 (у+)-го буферного регистра второй группы

в последовательном коде (по одному разряду в каждом из п первых тактов), а вывод п старших разрядов произведения - после завершения (п-|-1)-го такта через второй

,...,гг - 1), входы /-х буферных регистров первой и второй групп соединены соответственно с выходами старшего и млад 11его разрядов /-ГО блока вычисления разрядных

выход 10 устройства в параллельном коде. -. значений произведения, выход первого буВ рассмотренном случае на вход 5 коррекции устройства и его вход 8 переноса во всех тактах работы подается нулевая информация. В тех же случаях, когда требуется получить округленное значение произвеферного регистра второй группы соединен с первым выходом устройства, вход коррекции которого соединен с входом второго слагаемого «-ГО блока вычисления разрядных значений произведения, отличающееся тем, что.

дения, необходимо в первом также работы 20 с целью повышения быстродействия, выход

устройства на его вход 5 коррекции подать определенное значение информации (для двоично-кодированного шестнадцатиричного представления сомножителей знапереноса /-го блока вычисления разрядных значений произведения соединен соответственно с входом переноса (/-f-I)-ro блока вычисления разрядных значений произведечение информации на входе 5 в первом такте 25 вход переноса первого блока вычис- равно «1000). Это позволяет осуществить округление результата без дополнительных временных затрат. Вход 5 может быть ис - пользован также для введения результирующей коррекции по знакам множимого и

ления разрядных значении произведения соединен с входом переноса устройства, управляющий вход которого соединен с входами разрешения переноса п блоков вычисления разрядных значений произведения, выходы п

множителя в случае умножения чисел в до- 30 буферных регистров второй группы соединеполнительном коде. Подобным же образом может быть использован и вход 8 переноса устройства.

Следует особо отметить, что в устройстве на (n-fl)-M такте для распространения

ны с вторым выходом устройства.

переноса используется наиболее быстродей- 35 первый и второй входы которого соединены

ствующий путь (сигнал переноса, поступивший в блок 2, практически задерживается в нем только на время образования переноса в старший разряд его сумматора 13 от момента подачи входного переноса), поэтому задержка распространения переноса через блок 2 незначительна.

соответственно с входами переноса и разрешения переноса блока, а выход - с входом переноса сумматора, входы первого и второго слагаемых которого соединены соответственно с первым и вторым выходами узла суммирования, а выходы старшего и м,ладшего разрядов суммы - соответственно с выходами старшего к младшего разрядов блока, входы множимого и множителя которого соединены соответственно с первым и втоУстройство для умножения, содержа- 45 РЬ м входа.ми умножителя, выход которого

соединен с первы.м входом узла суммирования, второй и третий входы которого соединены соответственно с входами первого и второго слагае.мых блока, выход переноса которого соединен с выходом переноФормула изобретения

шее регистр множимого, п блоков вычисления разрядных значений произведения («-разрядность сомножителей) и две группы по п буферных регистров, приче.м вход множител-я устройства соединен с входами множителя п блоков вычисления раз- 50 са сумматора.

рядных значений произведения, входы множимого которых соединены с выходами соответствующих разрядов регистра множимого, вход первого слагаемого /-го блока с вычисления разрядных значений произведения соединен с выходом /-го буферного регистра гп:рвой грх ппы соответственно (i ....,/), вход второго слагаемого j-ro блока вычисления разрядных значений произведения соединен соответственно с выходом

(у+)-го буферного регистра второй группы

(у+)-го буферного регистра второй группы

,...,гг - 1), входы /-х буферных регистров первой и второй групп соединены соответственно с выходами старшего и млад 11его разрядов /-ГО блока вычисления разрядных

значений произведения, выход первого бузначений произведения, выход первого буферного регистра второй группы соединен с первым выходом устройства, вход коррекции которого соединен с входом второго слагаемого «-ГО блока вычисления разрядных значений произведения, отличающееся тем, что.

с целью повышения быстродействия, выход

переноса /-го блока вычисления разрядных значений произведения соединен соответственно с входом переноса (/-f-I)-ro блока вычисления разрядных значений произведе вход переноса первого блока вычис-

вход переноса первого блока вычис-

ления разрядных значении произведения соединен с входом переноса устройства, управляющий вход которого соединен с входами разрешения переноса п блоков вычисления разрядных значений произведения, выходы п

ны с вторым выходом устройства.

первый и второй входы которого соединены

Pri

РГ

6 Pr1 РГ

Фиг.г

PrV

j6r

7