Устройство для моделирования процесса появления отказов в двоичном элементе Советский патент 1975 года по МПК G06N1/00 

пульсов 2, счетчик 3, схему совпадения -1, статические триггеры 5-7, регистр 8, элемеиты «И 9--1, элемеиты «ИЛИ 12-14, блок регистров 15, триггер 16, элемеиты «НЕ 17-19, линию задержки 20, датчик входиых сигиалов 21, блок 22 распределения тактовых импульсов, элемеит «ИЛИ-ИЛИ 23 и блок 24 формироваиия выходпого сигнала.

Устройство для моделироваиия процесса появления отказов в двоичном элементе работает следующим образом.

Исходное иоложение: в датчик входиых сигналов 21 введена программа выдачи сигиалов, в блоке регистров 15 заиисаиы четыре «-разрядных числа, необходимые для формирования вероятностен появления отказов тина «короткое замыкание, «обрыв п вероятпоетей самоустранения отказов.

И.чнульсы от генератора случайных и мпульсов 2 иостуиают на счетчик 3. ( первого выхода блока 22 распределения тактовых импульсов поступает п.мнульс опроса элемептов «И 9-11, затем при поступлепин сигнала со второго выхода блока распределенпя тактовых имнульеов па вход датчика входных сигналов 21 с выхода последнего в соответствии с заложенной в нем программой выдается сигнал, например, едппипа па вход несимметричного триггера 16 и линии задержки 20.

При этом иа единичном выходе триггера 16 появляется сигнал, который, проходя через элемент «ИЕТ 17, поступает на вход элемента «ИЛИ 12, блока регистров 15 п элеме Г1а «Ц 9, подготавливая его к срабатывапию. Спгпал с выхода элемепта «ИЛИ 12, поступая на вход регистра 8, стирает в пем рапее заннсанное ЧРГСЛО. Спгнал, поступнв на вход блока регистров 15, выбирает из него чис.то /С/. , необходимое для задания вероятноетн отказа тнна «обрыв /.о. Выбранное число заеылается в регистр 8. Таким образом, произоИ1ла настройка блока формироваипя задапных вероятностей 1 па моделирование пронесса отказов типа «обрыв.

Переброс триггера 5 в состояние «О наетунает при нереполненип счетчика 3, а в состояние «i - при срабатывании схемы совпаденпя 4. Имнульс па единичном выходе триггера 5 может ноявпться с вероятностью Ло наступления отказа типа «обрыв.

Если па единичиом выходе триггера 5 ноявляетея пмпулье, то срабатывает элемеит «И 9, который подает сигнал на единичиый выход триггера 6, последпий, срабатывая, фиксирует факт появления отказа типа «обрыв в двоичном элементе. Сигнал, возпикнув на единнчном выходе триггера 6, поступает на занрещаюш,ий вход элемепта «НЕТ 19. При этом сигнал с выхода линии задержки 20, проходя через элемент «ИЛИ 13 на вход эле.мента «НЕТ 19, будет запрещен, и на первом выходе блока 24 формирования выходного сигнала значение сигнала в данном такте -

ноль, т. е. в устройстве происходит перерождение входного сигнала. Одновременно еигнал с триггера 6 иоступает на вход э.темента «ПЛИ 14, регистра 8 п блока регистров 15. Сигнал с выхода элемента «ИЛИ 14, поступая на запрещающие входы элементов «ИЕТ 17 п 18, отключает датчик входиых сигна,юв 21 от блока фор.мироваиия заданных вероятностей 1. Этот же сигнал, поступая на вход элемента «И II, нодготавливает его к срабатыванию. Сигнал, ностунивший на вход регистра 8, очищает его, а по сигналу, иостуииви1ему па вход блока регистров 15, происходит выбор числа К) , необходимого для формирования вероятности самоустранения отказа iHHa «обрыв, и засылка этого числа в регистр 8. При этом блок фор.м ровапия заданных вероятностей 1 настраивается на моделирование нронесса са.мо странения отказа тина «обрыв.

Еслн в режнме моделирования отказов типа «обрыв па единичном выходе триггера 5 не появляется И1мпульс, то элемент «И 9 не срабатывает, трнггер 6 оетается в состоянии «О, ripji этом единнчш и входной сигнал от датчика входных сигналов 21 проходит через лннию задержки 20, элемент «ИЛИ 13 п эле.мепт «ПЕТ 19 на первый выход блока 24 формирования выходпого спгпала устройства без искаження в данном такте. По сигналу с блока раснределения тактовых импульсов датчик входпых спгпалов 21 выдает в соответствии с програм.мо) очередное зпачепие входпого еигнала. Устройство переходит к моделированию процесса отказов в очередном такте.

Прн моделироваиии такта самоустранения отказов типа «обрыв, напри.мер, распределиTC.T) тактовых импульсов опрашпвает элементь «11 9- -11, из которых подготовлен к работе элемент «И 11. Элемент «И 11 может с)абатывать с вероятностью АО еамоустранепня отказа Tiina «обрыв нри поступлении сигна.та с выхода триггера 5. Если сигнал с трнггера 5 не ностунает, устройство переходит к .моделнрованию следующего такта самоустранения отказа тнна «обрыв.

Если иа выходе триггера 5 появляется сигнал, то срабатывает эле.мепт «И 11, выходной сигнал которого, ноступая на нулевой вход триггера 6, переводит его в состояние «О. При это.м снп.мается сигнал с заггрещаю цего входа эле.мента «ПЕТ 19 и через элемент «ИЛИ 14 -- с эле.ментов «ИЕТ 17 н 18. Ио сигналу с блока 22 распределения тактовых импульсов датчнк входных спгпалов 21 15ыдает в соответствии с нрог)а. очередной входной сигнал, например, ноль, который формирует уже сигнал на пулевом выходе триггера 16. Сигнал е нулевого выхода триггера 16, проходя через элемент «ИЕТ 18 на выход блока регистров 15, на вход элемента «И 10 и через элемент «ИЛИ 12 - на вход регистра 8, очищает этот регистр, нодготавлнвает элемент «И 10 к срабатыванию и выбирает из блока регистров число /(/. , необходимое для формирования вероятности появления отказа типа «короткое замыкание, кото)ое засылается в регистр 8. Устройство настраивается на моделирование процесса orказов типа «короткое замыкание в даииом такте.

Если сигнал на выходе триггера 5 не появляется, то пулевой входной сигнал через линию задержки 20, элементы «ИЛИ 13 и «НЕТ 19 проходит па иервый выход блока 24 формирования выходного сигнала, т. е. в данном такте не происходит искажения входного сигнала.

Если сигнал па выходе триггера 5 появляется, то срабатывает элемент «И 10, выходной сигнал которого переводит триггер 7 в состояние «Ь, т. е. фиксируется факт появлепия отказа типа «короткое замыкание в данном такте. Сигпал с выхода триггера 7, npoxo.i,n через элемент «ИЛИ 14 на входы элементов «ИЕТ 17 и 18 и «PI 11, отключает триггер 16 от блока регистров 15 и подготавливает элемент «И 11 к срабатыванию. Этот же сигнал, проходя через элементы «ИЛИ 13 и «ИЕТ 19, формирует сигнал «1 на первом выходе блока 24 формировапия выходного сигнала, т. е. происходит искажение входного сигиала в данном такге. Иаконец, этот же сигнал, поступая на вход регистра 9, очищает его, а, поступая на вход блока регистров 15, выбирает из него и засылает в регистр 8 число /Сц необходимое для формирования вероятности самоустранения отказа типа «короткое замыкакие. Устройство настраивается на моделирование процесса самоустранения отказов типа «короткое замыкаргие в очередном такте работы.

Если па выходе триггера 5 появляется сигнал в очередном такте, то срабатывает элемент «И 11, выходной сигнал которого переводит триггер 7 в состояние «О. Ири этом через элемент «ИЛИ 14 снимается сигнал с запрещающих входов элементов «ИЕТ 17 и 18, в зависимости от вида сигнала с датчика

входных сигналов 21 блок формирования заданных вероятностей 1 настраивается на моделирования либо процесса отказов типа «обрыв, либо «короткое замыкание в данном такте.

Иа выходе элемента «ИЛИ-ИЛИ 23 снгнал появляется в том случае, если выходной сигнал не совпадает по зпачению с входным спгналом.

Работа устройства заканчивается при завершении программы в датчике входных сигналов.

Ире д м е т п з о б р е т е п и я

Устройство для моделировапия процесса появления отказов в двоичном элементе, содержащее блок формировапия задаппых вероятностей, блок распределенпя тактовых п:мпульсов, датчик входных сигналов, элемент ; «И, «ИЛИ, «ИЕТ н трнггсры, отличающееся тем, что, с пелью повышеппя точпости моделирования, в него введен блок формирования выходного сигнала, один вход котороп соединен с выходом лпнпп задержки, а два других соединены с выходамп соответствующпх триггеров, со входамп схемы «ИЛИ п с соответствующпмп входамн блока фор1 1ировання заданных вероятностей, выход которого подключен к первым входам схем «И, выходы первой и второй схем «И подключены к одним входам триггеров, п выход третьей схемы «И - к другим входам триггеров, причем вторые входы схем «И подключены к выходу блока раснределения тактовых импульсов, а третьп входы первой и второй схем «И подсоединены к соответствующим входам блока формирования заданных вероятностей и выходам схем «ИЕТ, а третий вход третьей схемы «И подключеп к выходу схемы «ИЛИ и к соответствующим входам схем «ИЕТ, другие входы которых соединены с выходами триггера, счетный вход которого соедппен с выходом датчика входного С1 гнала, другой выход которого подключен ко входу липни задержки, а вход - к выходу блока распределения тактовых импульсов.