Устройство для синхронизации двоичных сигналов в каналах связи с постоянными преобладаниями Советский патент 1975 года по МПК H04L7/02 

входу аналогичного канала 7 для оценки фазы., состоящего из последовательно соединенных фазового дискриминатора 8, рв версивного счетчика 9 и коммутатора 1О, выход опорного генератора 6 подключен к тактовым входам сдвигающего регистра 11 и циклического распределителя 12, к единичным входам которых подключены выходы коммутаторов 5 и 10 каналов 2 и 7 через элемент ИЛИ 13 и к нулевым входам - через элемент И 14, а выходы, разрядов регистра 11 и циклического распределителя 12 подключены, к входам элемента ИЛИ 15 через блок памяти 16 и непосредственно соответственно.

Устройство работает следующим образом,

Опорный генератор 6 формирует тактовую последовательность импульсов с частотой f 1/Т , где Т .11 , Т - длиоо 4П

тельность элементарного сигнала; ft целое число; Г - шаг фазовой подстройки

о

Если импульсами на выходах каналов 2 и 7 нет сдвига более, чем на Т , т. е. Д { О, где Д - смешение

фронтов, то появляется импульС на выходе элемента И 14, происходит сброс в нуль сдвигающего регистра 11 и циклического распределителя 12 и выдается импульс на вы.ход устройства.

Если между импульсами на вы.ходах каналов 2 и 7 сдвиг отвечает условию О , то в ре.гистре 11 производится измерение Д с шагом Т и его

запоминание в блоке памяти 16. На каждом цикле циклический распределитель 12 формирует временной сдвиг на Д /2, который посредство. блока памяти 16 и элемента ИЛИ 15 прибавляется к первому из каждой пары импульсов на выходах

.каналов 2 и 7, сдвиг между которы.ми | Д Т/2.

Образованные сдвинутые импульсы представляют собой выходной синхросигнал.

Таким образом описанное устройство позволяет производить оценку фазы посылки отдельно по положительным фронтам первым каналом 2 и по отрицательным фрон-. там - вторым каналом 7 и формировать

синхроимпульсьг на выходе устройства по среднему положению между синхроимпульсами на выходах каналов оценки фазы.

15

Предмет изобретения

Устройство для синхронизации двоичных сигналов в каналах связи с постоянными преобладаниями, содержащее демодулятор, один выход которого подключен

к входу канала для оценки фазы, состоящего из последовательно соединершых

фазового дискр.иминатора, реверсивного счетчика и коммутатора, управляемого опорнь;м генератором и подклюненного к второму входу фазового дискриминатора, о т л .и- чаюш;ееся тем, что, с целью повышения помехоустойчивости и уменьще.чия времени вхождения в синхронизм, инверсн. выход демодулятора подключен к входу аналогичного канала для оценки фазы, а выход опорного генератора подключен к тактовым

входам сдвигающего регистра и циклического распределителя, к единичным входам которых подключены выходы коммутатора через элемент ИЛИ и к нулевым входам через элемент И, а выходы разрядов сдви-гаюшего регистра и циклического распреде-; лителя подключены к входам элемента ИЛИ | через блок памяти и непосредственно соответственно.