Устройство для вычисления обратной величины Советский патент 1975 года по МПК G06F7/38 

элемент 4 - группа элементов 5 - блок памяти; 6 - триггер; 7 - накапливающий сумматор; 8 - элемент 9 - блок задержки; 10 - группа элементов 11 - блок вычитания; 12 - счетчик; 13 - элемент 14 - блок умножения. Работает устройство следующим образом. В исходном состоянии элементы «И 3, 8 и группы элементов «И 4, 10 закрыты, счетчики 1, 12 установлены в нуль, коэффициент передачи блока 14 умножения paacii нулю, в старшем разряде аакаиливающего сумг 1атора 7 записана единица, блок 11 вы1И1а1Ия подготовлен к пропусканию импульсов с выхода блока 9 задержки. Работа начинается при поступлении импульсов аргумента иа вход устройства и состоит из двух этапов: сравнение эквивалента аргумента (числа импульсов N на входе устройства) с минимальным допустимым значением Ло, задаиным емкостью счетчика; вычисление обратной величины. Первый этан заканчивается в момент переполнения счетчика 1. Р1мнульс переполнения по истечении времени задержки блока 2 воздействует на блок 5 памяти, который в свою очередь отпирает элементы «И 3 и 8. С этого момента и начинается вычислеиие обратной величины. Каждый импульс остатка уУ-NO онрашивает грунпу элементов «И 10, переписывая тем самым прямой код NZ из счетчика 12 в накапливающий сумматор 7. Четные импульсы остатка, выделенные триггером 6, вводятся непосредственно в сумматор. Параллельно через блок 9 задерл кн импульсы остатка поступают на разрешающий вход блока 11 вычитания. В случае отсутствия запрета (импульсов Уз с эле-, мента «ИЛИ 13) эти импульсы регистрируются счетчиком 12 и, опрашивая группу элементов «И 4, переписывают код N входного счетчика 1 в накапливающий сумматор 7. Имнульсы NS переполнения сумматора через элемент «ИЛИ 13 поступают на блок 11 вычитания, запоминаются им и препятствуют прохождению очередного импульса остатка на выход блока И. В период между первым и вторым переполнениями счетчика 1 коэффициент передачи блока 14 умножения равен нулю. При этом уУз Одновременно каждый имнульс остатка нри поступлении на вход блока 11 уменьшает число запомненных им запрещающих импульсов. Если запрета нет, импульсы NI проходят на выход блока вычитания, сЬормируя тем самым последовательность импульсов Количество импульсов Лб переполнения сумматора 7 определяется произведением числа импульсов ;V2 и /V4, записанных во входном и выходном счетчиках: . Так как N и Al равны то расчетное значение кода в счетчике 12 будет .V2 AiiVo(A + .Yo)-i. В момент второго переполнения счетчика 1 выполняется равенство 4 и jVo, поэтому .5jVo. Особенностью работы устройства на этом этапе является дополнительная блокировка блока вычитания импульсамиЛе , поступившими с блока умножения, коэффициент передачи которого теперь равен единице (штрих здесь и в дальнейшем отмечает принадлежность к промежутку от второго до третьего переполнения счетчика 1). При этом , лб- /V2, As--- с учетом соотношеннй yV4 N, - N,, 1 .:. Л/2 + 0,5Л,, N, :.: N3 + 0,5N, N, N,N,NQ N,N,N,(N, + N,)7 После /С-ого переполнения счетчика 1 коэффициент передачи умножителя оказывается равным /С-1. В остальном последовательность работы устройства сохраняется. Нетрудно показать, что соотношения (1) и (2) остаются справедливыми и здесь. Дополнительный код числа, накопленного в счетчике 12, пропорционален обратной величине аргумента N,N,N,NO + Погрешность вычисления обратной величины Д определяется погрешностью преобразования остатка в число, накапливаемое входным счетчиком и равно ,5. Таким образом, предложенное устройство обеспечивает высокую точность преобразований. Кроме того, отпадает необходимость использования специальных таблиц и числовых диаграмм работы устройства для вычисления предварительной установки сумматора. Предмет изобретения Устройство для вычисления обратной величины, содержащее два счетчика, две группы элементов «И, блок памяти, накапливающий сумматор, элементы «И и «ИЛИ, два блока задержки, блоки вычитания и умножения, причем вход устройства соединен со счетным входом первого триггера первого счетчика, у которого выход последнего триггера соединен с входом первого блока задержки и первым входом элемента «И, а информационные выходы триггеров счетчика соединены с одноименными входами первой группы элементов «И, выходы которых соединены с первой группой одноименных входов накапливающего сумматора, вторая группа входов которого соединена с одноименными информационными выходами второй группы элементов «И, информационные входы которой соединены с одноименными выходами триггеров второго счетчика; выход первого блока задержки соединен с входом блока памяти, выход которого соединен с вторым входом элемента выход элемента «PI соединен с Пчpвы I входом блока умножения, второй вход которого соединен с унравляющими входами нервой группы элементов «И, счетным входом первого триггера второго счетчика и выходом блока вычитания; выход блока умножения соединен с первым входом элемента «ИЛИ, второй вход которого соединен с выходом последнего триггера накапливаюгцего сумматора, а выход - с первым входом блока вычитания, второй вход которого соединен с выходом второго блока задержки, вход котороio соединен с управляющими входами второй группы элементов «И, отличающееся тем, что, с целью увеличения точности, в него

введены донолнительный элемент «И и триггер, причем первый вход дополнительного элемента «И соединен с входом устройства, второй вход - с выходом блока памяти, а выход- со счетным входом триггера и входом

второго блока задержки; выход триггера соединен со счетным входом первого триггера накапливающего сумматора.

L.--lJj

..i.J..

-3 4±J