Устройство для сравнения чисел Советский патент 1975 года по МПК G06F7/02 

ничяое значение, если число иа первых информационных входах узла превышает число на вторых информационных входах или равно ему (), а второй равен единице, если первое из указанных чисел больше второго (). Первый выход блока 3 подключен к управляющему входу схемы 2 коммутатора. При единичном значении сипнала на этом входе на выходы схемы 2 передается число с первых информационных входов узла (Л2), при нулевом - со вторых (Bz). Первый выход блока 3 связан также с первым входом элемента «И 4, на второй вход которого через инвертор 6 подается сигнал с управляющего входа узла. Выход элемента 4 является выходом устройства; единичное значение сигнала на этом выходе (аг) свидетельствует о том, что ЧИсло (Лг), поступающее на первые информационные входы узла, максимальное из всех чисел AI-Am. Второй выход блока 3 сравнения -подключен к первому входу элемента «ИЛИ 5, второй вход которого связан с управляющим -входом узла. Выходы схемы 2 коммутатора f-ro логического узла подсоединены к вторым информационным входам (/-|-1)-го узла, а выход элемента «ИЛИ 5 t-ro узла - К управляющему входу (f-1)-го узла. На вторые информационные входы первого узла подано число нуль ,(Si 0), а на управляющий вход т-го узла сигнал «О

(&„,+ 0).

Устройство работает следующим образом.

Сравниваемые числа AI-Am поступают на соответствующие входы логических узлов. При (рассматриваются только положительные числа) на информационные выходы первого узла передано число Ль Если сигнал на управляющем входе этого узла имеет нулевое значение, то появляется единичный сигнал иа выходе элемента «И 4 (выход С устройства). Пусть AZ, АЗ,... Ah-. Тогда величина, равная Ль будет зафиксирована на информационных выходах всех последовательных узлов второго, третьего ,.. ., (и- - 1)-го вплоть до fe-го, для которого Для тех логических узлов, для которых поступающие на их информационные входы числа равны, а сигнал на управляющем входе имеет нулевое значение, формирует-ся единичный сигнал на выходах элементов «И 4. На выходе элемента «ИЛИ 5 fe-ro узла формируется единичный сигнал, который через элементы «ИЛИ 5 и инверторы 6 всех предыдущих узлов (-1)-го,..., третьего, второго, первого поступает на вход элементов «И 4 этих узлов, вследствие чего на всех выходах 1-Cft-i будет сформирован нулевой сигнал. Теперь единичный сигнал возбуждается на

выходе Oft устройства (если на управляющем входе fe-ro узла нулевой сигнал). Аналогичным образом осуществляется распространение величины А через fe-й, (-}-1)-й,.. ., (I-1)-й

узлы (Лй+ь Лй+2, . . ., ) вплоть ДО /-ГО

узла () -и т. д. В результате единичный сигнал будет сформирован на том выходе устройства (uj), который соответствует максимальному числу. Если имеется несколько равных максимальных чисел, единичный сигнал будет сформирован на нескольких выходах устройства. Быстродействие устройства определяется временем распространения числовой информации по цепи схем 2 коммутатора и блоков 3 сравнения логических узлов (прямая волна информации) и временем передачи сигнала по цепи элементов «ИЛИ 5 . (обратная волна).

В том случае, когда устройство для сравнения чисел предназначено для определения минимального числа, признак на первом выходе блока 3 сравне1ния должен принимать единичное значение, если число на первых информационных входах узла меньще числа на вторых информационных входах или ра-вно ему, а признак на втором выходе равен единице, если первое из указанных чисел меньще второго. При этом на вторые информационные входы первого логического узла должно быть пода-но число, величина которого не менее максимально возможного значения сравниваемых чисел А -ЛтПредмет изобретения

Устройство для сравнения чисел, выполненное на однотипных логических узлах, причем каждый логический узел содержит блок сравнения двух чисел, входы которого соединены с первыми и вторыми информационными входами того же логического узла, элемент «ИЛИ, элемент «И и инвертор, отличающееся тем, что, с целью повышения быстродействия, каждый логический узел содержит схему коммутатора, входы которого соединены с первыми и вторыми информационными входами того же логического узла, первый выход блока сравнения соединен с входами схемы коммутатора и элем-бнта «И, второй выход блока сравнения соединен с входом элемента «ИЛИ, выход инвертора соединен с входом элемента «И, выходы схемы коммутатора i-ro логического узла соединены с вторыми информационными входами (i+l)-ro логического узла, выход элемента «ИЛИ i-ro узла соединен с входами инвертора и элемента «ИЛИ (i-1)-го логического узла, выходы элементов «И всех логических узлов подключены к выходным шинам устройства.