Преобразователь напряжения в код Советский патент 1976 года по МПК H03K13/17 

Изобретение относится к вычислительной технике и может использоваться в системах обработки информации о быстропротекающих процессах с помощью электронных цифровых вычислительных машин.

Известен преобразователь напряжения в код, содержан1нй блок схем сравнения, нервый вход которого подключен к источнику эталонных напряжений, а выход соединен со входом дешифратора, распределитель сигналов, регистрируюшее устройство и ступени уравновешивания, в каждой из которых первый вход аналогового запоминаюш,его устройства соединен с выходом распределителя сигналов, выход аналогового запоминаюш,его устройства подключен к первому входу вычитателя, второй вход которого соединен с выходом преобразователя код-напряжение, вход последнего нодключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен со входом масштабируюш,ей схемы, при этом второй вход аналогового запоминаюп.его устройства подключен в первой ступени уравновешивания к входной клемме устройства, а в последующих ступенях уравновешивания - к выходу масштабирующей схемы предыдущей ступени уравновешивания.

С целью упрощения схемы преобразователя эн содержит нереключатель, один вход которого соединен с входной клеммой преобразователя, а другие входы подключены к выходам масщтабирующих схем ступеней уравновешивания, вход управления переключателя соединен с выходом распределителя сигналов, выход переключателя нодключен к второму входу блока схем сравнения, выход дешифратора соединен с вторыми входами регистров всех ступеней уравновешивания.

На чертеже приведена функциональная схема преобразователя.

Преобразователь нанряження в код состоит из переключателя 1, один вход которого соединен с входной клеммой 2 преобразователя, а вход управления переключателя 1 - с одним из выходов распределителя 3 сигналов. Выход переключателя 1 подключен к второму входу блока 4 схем сравнения, первый вход которого соединен с выходом источника 5 эталонных напряжений, а выход - с входом дешифратора 6, выход последнего подключен к входу регистрирующего устройства 7 и вторым входам регистров 8 и 9, первые входы которых соединены с выходами распределителя 3 сигналов, а его другие выходы подключены к нервым входам аналоговых запоминающих устройств 10 и 11. Выходы аналоговых заноминающих устройств 10 и 11 подключены к первым входам вычитателей 12 и 13, соответственно, вторые входы которых соединены с

выходами преобразовате«тей 14 и 15 код-напряжение соответственно, а входы последних подключены, в свою очередь, к выходам регистров 8 и 9. Выход вычитателя 12 соединен с входом масштабирующей схемы 16, а выход вычитателя 13 - с входом масштабирующей схемы 17. Выходы масщтабирующих схем 16, 17 подклю-чены к входам переключателя 1. Регистр 8, аналоговое запоминающее устройство 10, вычитатель 12, преобразователь 14 код-напряжение и масштабирующая схема 16 образуют первую ступень 18 уравновешивания. Регистр 9, аналоговое запоминающее устройство 11, вычитатель 13, преобразователь 15 код-напряжение и масштабирующая схема 17 составляют вторую ступень 19 уравновещивания. Второй вход аналогового запоминающего устройства 10 первой стунени 18 уравновешивания подключен к входной клемме 2 преобразователя, а второй вход аналогового запоминающего устройства И второй ступени 19 уравновешивания - к выходу масщтабирующей схемы 16 первой ступени 18 уравновешивания.

Преобразователь работает следующим образом.

По сигналу, поступающему с выхода распределителя 3 сигналов на управляющий вход полупроводпикового переключателя 1, последний в момент времени /о подключает блок 4 схем сравнения к входной клемме 2 преобразователя, на которую подается преобразуемое Ис-пряжепие. Одновремепно по сигналу, вырабатываемому распределителем 3 сигналов и подаваемому на иервый вход аналогового запоминающего устройства 10 первой ступени 18 уравновещивания, аналоговое запоминающее устройство 10 запоминает мгновенное значение преобразуемого напряжения - формируется первая выборка. В блоке 4 схем сравнения мгновенное значение входного преобразуемого напряжения сравнивается с набором эталонных напряжений, вырабатываемых источ иком 5 эталонных напряжений. По результату сравнения дешифратор 6 вырабатывает код интервала шкалы квантования, в пределах которого оказывается первая выборка преобразуемого напряжения. Этот код соответствует старшим разрядам кода преобразуемого напряжения. По сигналу распределителя 3 сигналов полученный код заносится в регистр 8 первой ступени 18 уравновешивания и в регистрирующее устройство 7.

Сигналы с выхода регистра 8 поступают в преобразователь 14 код-напряжение, который вырабатывает соответствующее компенсационное напряжение. Вычитатель 12 образует сигнал величиной, равной разности между компенсационным и входным преобразуемым напряжением, мгновенное значение которого хранится в аналоговом запоминающем устройстве 10. Масштабирующая схема 16 меняет диапазон представления напряжения, получаемого на выходе вычитателя 12, путем линейного преобразования этого напряжения, в

результате чего преобразователи код-напряжение всех ступеней уравновещивания одинаковы, кроме того, используется постоянный ппбор эталонных напряжений, вырабатывае5 мыи одним источником 5 эталонных напряжений для всех этапов преобразования.

За1ем по сигналу распределителя 3 сигналов в момент времени /i вход блока 4 схем сравнения соединяется переключателем 1 с

10 выходом масщтабирующей схемы 16 первой ступени 18 уравновещивания, и блок 4 схем сравнения определяет средние разряды кода первой выборки преобразуемого напряжения. Средние разряды кода выборки но сигналу

15 распределителя 3 сигналов заносятся в регистр 9 второй ступени 19 уравновешивания и регистрирующее устройство 7. В соответствии со значением этих разрядов преобразователь 15 код-напряжение вырабатывает компенсационное напряжение, подающееся на вход вычитателя 13 для выделения второй иреобразуемой разности между напряжением первой выборки и компенсационным наиряжением.

5 В момент времени ti распределитель 3 сигналов выдает сигнал, по которому в аналоговом запоминающем устройстве 11 второй ступени 19 уравиовещивания запоминается преобразованная масштабной схемой 16 разность между компенсациоиным напряжением, соответствующим старшим разрядам кода, и напряжением первой выборки преобразуемого входного напряжения.

5 По окончании завершения переходных процессов в аналоговом заноминающем устройстве 11 второй ступени 19 уравновешивания первая ступень 18 освобождается. Переключатель

1по следующему сигналу распределителя 3 сигналов в момент времени /2 вновь подключает блок 4 схем сравнения к входной клемме

2для определения старших разрядов второй выборки преобразуемого напряжения. Одно- временно с этим вторая выборка по сигналу раснределителя 3 сигналов фиксируется в аналоговом запоминающем устройстве 10 первой ступени 18 уравновешивания, в которой в той же последовательности, что для напряжения

Q первой выборки, выполняются операции по определению старших разрядов кода и выделению иервой разности между компенсационным напряжением и напряжением второй выборки.

5 По сигналу распределителя 3 сигналов в времени /з переключатель 1 нодключает блок 4 схем сравнения к выходу масштабирующей схемы 17 второй ступени 19 уравновешивания для онределения младших разрядов

кода первой выборки преобразуемого входного напряжения, фиксирующихся в регистрирующем устройстве 7, при этом к моменту времени /з определение старших разрядов кода второй выборки преобразуемого напряжеиия завершается.

После определения младших разрядов кода первой выборки преобразуемого напряжения вторая ступень 19 уравновешивания освобождается и может быть использована для определения средних разрядов кода второй выборки преобразуемого напряжения. Последовательность этапов урав1 овешивания второй и последующих выборок нанряжения, подаваемого на входную клемму 2, аналогична последовательности этапов уравновешивания первой выборки преобразуемого напряжения.

Таким образом, осуп1,ествляется совмещение этапов преобразования нескольких выборок преобразуемого напряжения, используя один блок 4 схем сравнения и один дешифратор 6.

При разделении кода преобразуемого напряжения больше, чем на три группы, преобразователь напряжения в код содержит больше двух ступеней уравновешивания, причем каждая из последующих ступеней уравновенлшамия подсоеднняется к предыдущей аналогично тому, как к первой ступени 18 уравновешивания нодсоединена вторая ступень 19 уравновешивания, работа их происходит аналогично работе стунепп 19 уравновешивания.

Фор м у ,1 а и 3 о б ) е т с и и я

Преобразователь напряжения в код, содержа1иий блок схем сравнения, первый вход которого подключен к источннку эталонных напряжении, а выход соединен со входом дешифратора, распределитель сигналов, регистрирующее устройство и ступени уравновешивания, в каждой из которых первый вход аналогового запоминающего устройства соединен с выходом распределителя сигналов, выход аналогового запоминающего устройства подключен к первому входу вычитателя, второй вход которого соединен с выходом иреобразователя код-напряжение, вход последнего подключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен со входом масштабирующей схемы, при этом второй

вход аналогового запоминаюпшго устройства подключен в первой ступени уравновешивания к входной клемме устройства, а в носледуюпиьх ступенях уравновешивания - к выходу масштабирующей схемы предыдушей ступени

уравновешивання, отличающийся тем, что, с целью упрощения схемы иреобразователя, он содержит переключатель, один вход которого соединен с входной клеммой преобразователя, а другие входы подключены к выходам масштабирующих схем ступеней уравновещнвання, вход унравления переключателя соеди 1ен с выходом распределителя сигналов, выход переключателя подключен к второму входу блока схем сравнения, выход дешнфратора соединен с вторыми входамн регистров всех ступеней уравновешивания.