Аналого-цифровой преобразователь Советский патент 1986 года по МПК H03M1/38 

«1 Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования быстроизменяющихся во времени сигналов в цифровой код в условиях действия импульсных помех. Цель изобретения - повышение помехоустойчивости и точности, На фиг.1 изображена функциональная схема устройства, на фиг. 2 (а,, б, в) - диаграммы, поясняющие его работу. Устройство содер;кит первый 1 вто рой 2, третий -3 элементы сравнения, трехфазньй генератор 4, первый 5, второй 6, третий 7 и четвертый 8 двухразрядные сдвигаюпще регистры, распределитель 9 таковых импульсов, ос новной 10и дополнительньй 1 1 преобразователи коца в напряжение (ПКН) , блок 12 контрольных напряжений, цифровой сумматор .13, основной аналоговьи сум матор 14, основной 15 и дополнительный 16 аналоговые вычитатели, элемен ТЫ и 17-20 соответственно первый, второй, третий и четвертьш, первый 2 и второй 22 элементы ИЛИ, а также шину Запуск, первые элементы И 23, вторые элементы И 24. В предлагаемом устройстве используется алгоритм аналого-цифрового преобразования, использующий избыточ ное представление кодового эквивален преобразуемой величины U,o Выходной код представляется разрядами основно го 10 и дополнительного 11 ПКН, при этом их i-e разряды образуют i-ю группу кода, в которой разряды имеют .одинаковые веса, кратные степени 2, Двоичньш эквивалент величины U,; по окончании цикла преобразования образуется суммированием кодов основного 10 и дополнительного 11 ПКН на выход цифрово)о сумматора 13. Процесс уравновешивания преобразу емой величины определяется следующим образом: Ux () (i.n)+:cj() h f o(o( i) cV ( i) 2 Ь.Л (оД i) + 4tir--,./:; где n - число разрядов основного 10 и дополнительного 11 ПКН; Uo(i), UoCO - напряжение на выходах соответственно основного ТО и дополнительного 11 ПКН; h - дискретность преобразования;5 о ( i) , ci((i) - коэффииденты выходного кода соответственно основного 10 и дополнительного 11 ПКН. Алгоритм работы преобразователя основан на cлeдyюш x двух свойствах: а) сумма весов разрядов t-и группы кода на 2Ь больше суммы весов разрядов всех последующих групп; в) вес любого разряда 1-й группы, кроме младшей, может быть представлен весами разрядов следующей (1.-1)-й группы. На любом i-м такте разряды i-и группы включаются и формируются три компенсационных напряжения Uy (i)Uo(i)+Uq(i) (выход основного 14 сумматора); и,;,, (i)Uuv (D-Ugn (i) (выход основного 15 вычитателя); и,, (i)U.o (D-U,, (i)U.(i-1) + +Ua() (выход дополнительного вычитателя 16); где Ugi (i) - контрольное напряжение на выходе блока 12, соответ-ствующее номеру включенного такта. На выходе элемента 1 вырабатьшается сигнал x1(i) 1, если U.,. (i)U.j, и xl(i)0 в противном случае. Аналогично на выходе элемента 2 вьфабатывается сигнал х2(1) 1, если U,(i) и и х2(1)0 в противном случае, а на выходе элемента 3 сигнал x3(i,) 1, если UKJ (i)Ux, и x3(i)0 в противном случае. Так как всегда выполняется условие UKI ( (i) (i), то сигнал xKi), x2(i) и x3(i) могут образовывать только следующие четьфе комбинации: 1) x1(i)0, x2(i)0, x3(i)0; 2)x1(i), x2(i)0, x3(i)0; 3)x1(i)-1, x2(i)1, x3(i)0; 4)x1(i)1, x2(i) 1, x3(i)1. При возникновении комбинации 1) разряды первой i-й группы остаются включенными. Эта комбинация может возникнуть в том случае, когда на (i-1)-M такте произошел сбой типа , который привел к невключению разряда (ов) этой группы. На последующих тактах действие этого сбоя будет скомпенсировано весами разрядов следующих групп, исходя из свойства а), с погреишостью не превышающей 2Ь, даже в том случае, если не включились оба разряда (1-1)-й группы. Если возникла комбинация 2), то выключается разряд основного 10 ПКН

в i-й группе, т.е. o(o(i)0, а i-й разряд дополнительного 11 ПКН остается включенным. И во всех других случаях, когда необходимо будет выключить один разряд любой группы, если в ней включены оба разряда, то выключается разряд основного 10 ПКН,

В том случае, если возникает комбинация 3), то разряды i-й группы вьпслючаются только тогда, когда оба разряда (1-1)-й группы выключены. В противном случае выключается один разряд (1-1)-й группы, осуществляется развертка (представление) веса предьщущей группы двумя весами разрядов следующей (на основании свойства б). Развертка необходима для корректировки возможного сбоя на следующих тактах.

Возникновение комбинации 4), а только в этом случае x3(i)1, служит признаком возможного слоя. Для определения такта, на котором произошел сбой, анализируются сигналы сравнения xt(i-l) и x3(i-1) предьдущего такта, Возможны следующие комбинации их состояний:

4а) x1(i-1)0, x3(i-1)0;

46) x1(i-1)1, x3(i-1)0;

4в) x1(i-1)1, x3(i-1)1.

Возникновение комбинации 4a) означает, что разряды (1-1)-й группы включены под действием сбоя типа ОН, а не сформированы в результате раз-.вертки разряда (1-1)-й группы, иначе исходя из комбинации 2), 3), x1(i-1) был бы равен 1. Поэтому разряды (i-1)-й группы выключаются, а разряды i-й группы остаются включенными. При

О, если x1(i)1 V (x2(i)1 луЗ(2)3; 1 в остальных случаях,

О, если x2(i)1j

(i-1) в противном случае,

О, если x2(i)1 л уЗ(2)0; 1 в остальных случаях. Го, если (x2(i)1 Л у4(2)0) v «(i-1)|. (x3(i) 1 лу1(2)0); в остальных случаях.

При появлении единичного сигнала на вькодах элемента ЦЛИ 21 элемелта

возникновении комбинации 4б) невозможно определить на каком такте произошел сбой и какого он типа, поэтому на i-M такте осуществляется развертка одного разряда (i-1)-й группы с тем, чтобы на (i+1)-M такте окончательно определить сбой и скомпенсиро ать его действие. Возникновение 4в) определяет сбой типа на (i-2)-M такте, так как сигналы x3(i-1) и x3(i-2) не подтверждают правильности формирования разрядов (i-2)-й группы При этом включенные разряды (i-1)-й группы были получены разверткой разряда (i-2)-й группы Поэтому разряды (i-l)-l группы выключаются, а разряды i-й группы остаются включенными.

В данном устройстве сигналы сравнения предьщущего такта xl(i-l) и x3(i-1) хранятся в старших разрядах у1(2) и у2(2) соответственно регистров 5 и 6. В младшие разряды этих регистров у1(1) и у2(1) на i-м такте записываются сигналы x1(i) и x3(i) с тем, чтобы на следующем такте их состояние было бы переписано в старшие разряды. Старшие разряды регистров 7, 8 - уЗ(2) иу4(2) - хранят состояние разрядов предьщущей группы соответственно c(j(i-1) и tto(i-l). В младших разрядах уЗ(1) и у4(1) этих же регистров запоминаются состояния разрядов текущей группы o((i) и .o(i) соответственно.

С учетом возможных комбинаций сигналов сравнения и введенных обозначений разрядов i-й и (i-1)-й групп на i-M такте определится следующими соотношениями

2, элемента И 17 и элемента ИЛИ 22 с приходом импульса с третьего выхода (x3(i)1 лу2(2)1) генератора 4 в нулевое состояние устанавливаются соответственно разрЯДЬКХд; , dp(i-l), C(q{i) и (i--l). Устройство работает следующим образом. С приходом импульса по шине Запуск в нулевое состояние устанавлив ются младнше разряды регистров 5-8 у1(1)0,у2(1)0,уЗ(1)0 и у4(1)0 и все разряды основного 10 и дополнител него 11 ПКН ( (1)0, o(g(i)o, t 1,h), разрешается прохожд.ение импульсов с генератора 4. Импульс с первого выхода генефато ра 4 через распределитель9 открывае

такт работы преобразователя-: переписывает содержимое младших разрядов регистров 5-8 в старшие разряды . (у1(2)у1(1), у2(2)у2(1), уЗ(2) уЗ(1) и у4(2)у4(1)); младшие разряды регистров 5, 6 устанавливает в нулевое состояние , у2(1) 0), ,а младшие разряды регистров 7 и 8 - в единичное состояние уЗ(1)15 у4(1)1; включает разряды i-й группы ( o(i) 1 ,( (i) 1); подключает к выходу блока 10 напряжение, соответствуюш;ее номеру такта.

Импульс с третьего выхода генератора 4 фиксирует сигналы сравнения x1(i), x2(i) и x3(i), при этом сигналы x1(i) и x3(i) записываются в 1чладшие разряды регистров 5, 6 у1(1) x1(i) , у2(1)уЗ(1).

В зависимости от комбинагдий сигналов xl(i), x2(i), x3(i), yl(2), у2(2), уЗ(2) и у4(2) в соответствующие состояния устанавливаются младши разряды уЗ(1) и у4(1) регистров 7 и через элементы И 17 и ИЛИ 21 соот- 40

ветственно, а с приходом импульса со второго выхода генератора 4 в нулевое состояние, согласно (1), через соответствуюш;ие первые 23 и вторые 24 элементы И разряда i-й и (i-1)-и 4

групп. (

К концу цикла преобразования сумма кодов, образуемая на выходе цифрового сумматора 13, соответствует кодовому эквиваленту преобразуемой величины Ц,

На фиг.2а графически изображен процесс уравновешивания преобразуемой величины и,,,e2h для случая, когда на 2-м такте произошел сбой типа 0-.1 (значение U в момент сравнения отмечено звездочкой) и неправильно 2

выключению разрядов предыдущей групп. Действие сбоя типа 1-, . приведшего к невключению разряда 1-й группы (комбинация 1);, компенсируется включением весов последующих групп разрядов (фиг.2в), при этом

и е 13h.

Формула изобретения

Аналого-цифровой преобразователь, содержаш 1й три элемента сравнения, основной и дополнительный преобразователи кода в напряжение, блок контрольных напряжений, цифровой сумматор, основной аналоговый сумматор, основной аналоговый вычитатель, распределитель тактовых :импульсов, генератор, вход которого соединен с шиной Запуск, а его первый выход - с входом распределителя тактовых импульсов, выходы которого поразрядноподклю. чены к входам блока контрольных напряжений ик входам установки единицразря.дов основного и дополнительногопреобравыходы последних подключены соответственно к первому и второму входам цифрового сумматора, а их аналоговые выходы соединены соответственно с первым и вторым входами основного аналогового сумматора,выход которого подключен к rtepBOMy входу основного аналогового вычитателя и к первому входу первого элемента сравнения,второй вход которого объединен с первыми входами второго и третьего элементов сравнения и соединен с шиной преобразуемого напряжения, аналоговый выход блока контрольных напряжений подключен к второму входу основного аналогового вычитателя, отличающийся тем, что, с целью повьшгения помехоустойчивости и точности, в него вве5 б включились два разряда 2-й группы кода. На 3-м такте этот сбой обнаруживается (возникает комбинация 4а), разряды 2-й группы выключаются, а включенными остаются разряды 3-й группы. На 4-м такте возникает комбинация 4в), поэтому разряды 3-й группы также выключаются, так как они были получены разверткой неправильно сформированног р разряда 2-й группы. В результате действие сбоя этого типа полностью компенсируется. На фиг.26 изображен процесс уравновешивания величины U,l1h, когда на третьем такте сбой типа не приводит к ложному зователей кода в напряжение, цифровые 71 дены четыре элемента И, два элемента ИЛИ, на каждый разряд основного и до полнительного преобразователей кода в напряжение первый элемент И и, кроме младшего разряда, второй элемент И, четьфе сдвигаю1цих регистра, дополнительньй аналоговый вьгчитатель при этом первые входы первых элемен.тов И одноименных разрядов основного и дополнительного преобразователей кода в напряжение объединены с соответствующим выходом распределителя тактовых импульсов, а первые входы вторых элементов-И одноименных разря дов, кроме последнего, объединены и соединены с соответствующим выходом распределителя тактовых импульсов, причем вторые входы всех первых и вторых элементов И основного и допол нительного преобразователей кода в напряжение объединены и соединены со вторым выходом генератора, третий выход которого подключен к третьему входу первого элемента сравнений и к вторым входам второго и третьего элементов сравнения, выход основного аналогового вычнтателя соединен с третьим входом второго элемента срав нения и с первым входом дополнительного аналогового вычитaтeля второй вход которого объединен с вторым входом основного аналогового вычитателя, а выход дополнительного аналогового вычитателя подключен к третьему входу третьего элемента сравнения, вьгход которого соединен с первыми входами третьего и четвертого элемен тов И и входом установки единиц млад шего разряда второго сдвигающего регистра, прямой выход старшего разряда которого соединен с вторым входом третьего элемента И, выход которого подключен к первому входу элемента ИЛИ, второму и третьему входам которого подключены выходы соответственно второго и четвертого элементов И, выход второго элемента ИЖ соединен с третьими входами вторых элементов И дополнительного преобразователя кода в напряжение, выход 95 второго элемента сравнения соединен с третьими входами вторых элементов И основного.преобразователя кода в напряжение и с первыми входами первого и второго элементов И, второй вход первого из которых соединен с инверсным выходом старшего разряда третьего сдвигающего регистра, первый установки нулей младшего разряда которого объединен с третьими входами первых элементов И до- полнительного преобразователя кода в напряжение и с первым входом первого элемента ИЛИ и соединен с выходом первого элемента И,выход первого элемента ИЛИ соединен с третьими входами первых элементов И основного преобразователя кода в напряжение и со вторым входом установки нулей младшего разряда четвертого сдвигающего регистра, инверсный выход старшего разряда которого соединен с вторым входом второго элемента И, выход первого элеме- нта сравнения подключен к второму входу первого элемента ИЖ и к входу установки единиц младшего разряда первого сдвигающего регистра, инверсный выход старшего разряда которого соединен с вторым входом четвертого элемента И первый выход генератора соединен с входами сдвига первого, второго, третьего и четвертого сдвигающих регистров, первые входы установки нулей младшего разряда первого и второго и вторые входы третьего и четвертого сдвигающих регистров и все первые входы установки нулей разрядов основного и дополнительного преобразователей кода в напряжение объединены и соединены с шиной Запуск, выходы соответствующ х первых элементов И поразрядно подключены к вторым входам установки нулей разряов основного и дополнительного реобразователей кода в напряение, к третьим входам установки нулей разрядов которых, кроме младших, поразрядно подключены выходы соответствующих торых элементов И.

Изобретение относится к области электроизмерительной и вычислительной техники и может бьй-ь использовано для преобразования быстро изменяющихся во времени сигналов и цифровой код в условиях действия импульньгх покех. Цель изобретения - повышение помехоустойчивости и точности, достигается за счет обеспечения алгоритма аналого-цифрового преобразования, использующего избыточное представление кодового эквивалента преобразуемой величины И;. Выходной код представляется разрядами основного и дополнительного преобразователей код-напряжение, при этом их i-е разряды образуют 1-ю группу кода, в которой разряды имеют одинаковую массу, кратную степени.2. 2 ил.