Аналого-цифровой преобразователь Советский патент 1980 года по МПК H03K13/175 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в измерительной технике и телемеханике. Известен преобразователь на1ряжения в код, содержетций источник эталонных напряжений, блок схем сравнения, дешифратор распределитель сигналов, регистрирующее устройство и ступени уравновешивания, в каждой из которых первый вход аналого вЬго запоминанщего устройства соединен с выходом распределителя сигналов, а выход подключен к первому входу вычитателя, второй вход которого сюединен с выходом преобразователя Koif-напряжение, вход последнего подключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен с входом масштабиру ющей сэсемы при этом второй вход анапогового запоминающего устройства подключен к первой ступени уравновешивания, а в последующих ступенях - к вых.оау маоштебирующей схемы предыдущей ступени уравновешивания, переключаггель, один вход которого соединен с входной клеммой преобразователя, а другие входы подключены к выходам масштабирующих схем ступеней уравновешивания, вход управления переклкн чателя соединен с выходом распределителя сигналов, а выход подключен к второму входу блока схем сравнения, выход дешифратора соединен со вторыми входами регистров всех ступеней уравновешивания pj . Недостатком устройства является жесткая последовательность определения групп разрядов независимо от величины входно- го напряжения, что приводит к снижению быстродействия. Известен также аналого-цифровой преобразователь, содержащий блок сравнения, шифратор, делитель напряжения, управляемый делитель, регистр кода и преобразователь код-напряжение, дополнительные делители напряжения, шифратор, управляемый делитель и нуль-органы, одни входы которых подключены к входу преобразователя, другие входы через дополнительные 374 делитель напряжения и управляемый депи твль - к выходу регистра коаа, а выходы дополнигепьньк нуль-органов че$)ез дополнительный шифратор пош- лючены к входу управляемого делителя 2 . Недостатком устройства является его сложность из-за наличия дополнитель)1ь1х 1уль-органов, Цельао изобретения явля.ется ynpomeHn устройства при сохранении его достоинств Поставленная цель достигается тем. что в аналого-цифровом преобразователе, ОС держащем элемент сравнения, выход которого через шифратор подключен к регис ру кода, выход которого сюединен: с входами управляемого делителя напряжения устройства управления и преобразователя код напряжение, подключенного выходом к делителю напряжения, вход-которого соеД1шен с выходом управляемого делителя, а выход с одним входом элеме1гга сравнения, второй вход которого подкл5очен к од ному входу гуль-органа и к источнику цходного напряжения, вход управляемого делителя соещшен с шифратором устройства управлен ш, одинвход которого подключен к выходу нульг-органа, второй вход ко торого соединен с выходом делителя нгдп-ряжения устройства управления, вход кото рого подключен к выходу управляемого де Лителя устройства управления, ,a игиф- ратора соединен с вторым входом шифратора устройства управления, Структ грная электрическая схема преобразователя поясняется чертежом. Преобразователь содержит элемент 1 сравнения, шифратор 2, делитель 3 нгшря™ жения, управляемый делитель 4, регистр кода 5, преобразователь код-напряжение 6, устройство управления 7, состоящее из нуль-органа 8, делителя 9 н,зпряжения, шифратора 10 устройства управления и уп равляемого делителя 11, Входной поступеет на элемент I сравнения и на нуль-орган 8. Элемент 1 сравнения через шифратор 2 соединен с регистром 5 кода и с шифратором 10 устройства управления. Регистр 5 кода подключен к преобразователю коднапряжение 6 и к управляемому делителю 11, который через делитель 9 напрянсения обеспечивает подключение к входам нульоргана 8 эталонных напряжений, С делителя напряжения 3 на элемент 1 сравнения выдаются эталоннью напряжения К делителю 3 напряжения подключен вы ход преобразователя код-напряжение 6 и через управляемый делитель 4 шифратор 10 устройства управления. 1 Максимальное число тактов преобрасюванйя равно трем. В первом такте опроделяется код старших разрядов, во втором такте определяется код средних разрядов, а в-третьем код младших разря доВс Однако в зависимости от величи {ь преобразуемого напряжения, преобразование может начаться не с первого, а со второтю или третьего такта. Входной сигнал поступает на элемент 1 сравнения и на вход нулг: -органа 8, на Другие входы которых с помощью делителей 4 и 9 напряжения подаются следуюш.ие начальные эталонные напряжения: на элемент 1 Сравнения - напряжение, соответствуюшее младшей ступени эталонного напряжения старших разрядов, а 1уль-орган 8 - напряжение, соответствующее младшей ступени средних разрядов. Если входной сигнал больше млар.шей ступени эталонного напряздания старших разрядов, сработают впемент 1 сравнения и нуль-орган 8, и преобразование на-шнается с первого такта. По сигналу с шифратора 2 и с нуль-органа 8, шифратор 1О устройс-тва блока управления устанавливаэт управляемый делитель 4 в состояние, необходихюе для определения кода старших разрядов, ко1Х)рые определяются при срабатьдаа1п-1и элемента сравнения и с шифратора 2 записывается в регистр S кода. После определения кода старших разрядов управляемы; делитель 11 увеличивает начальное эталонное нгшряжение на входе нлль органа 8 на величину, соответствуюш.ао коду старших разрядов. Нуль-орган аозврешается в исходное состояние. Во втором такте управляемый деш-ггель 4 с помощью шифратора 10 устройства управления устанавливается в состояние, необходимое для определения кода средних разрядов, который записью ается в ре-гистр 5. кода, а с помощью управляемого делителя 11 этапонное напряжение па входе нул(: 0ргана 8 увеличиваэтся на величи11у, -соответствующую коду средних разрядов. В третьем такте управляемый делитель 4 с помощью шифратора 10 уотадавливается в состояние, необходимое для определения кода младших разрядов, кот-орый с шифратора 2 зшисью тся в соответствующие разряды регистра 5 кода. Если входной сигнал меньше младшей ступени Эталонного напряжения старших разрядов, сигнал с шифратора 2 в начале пропесса преобразования поступает в устройство 7 управления и разрешает начало преобразования с второго такта .