Функциональный преобразователь угла поворота в цифровой код Советский патент 1976 года по МПК G08C9/00 

1

Настоящее изобретение относится к области вычислительной техники и может быть использовано в электромеханических счетнорешающих устройствах и навигационной технике.

Известен функциональный (синусно-косинусный) преобразователь угла поворота в цифровой код, содержащий синусно-косинусный вращающийся трансформатор (СКВТ), включенный как фазовращатель и соединенный с согласующими блоками, выполненными в виде преобразователей «фаза-число имнульсов, цифровые интеграторы, выход каждого из которых подключен к первому входу другого интегратора, к вторым входам интеграторов подключен генератор импульсов, а также источник опорного напряжения и дешифратор нуля. При выделении с помощью согласующих блоков определенного числа импульсов генератора на регистровых выходах цифровых интеграторов вырабатываются коды синуса и косинуса угла поворота ротора СКВТ.

Наиболее существенным недостатком известных устройств является наличие погрещности, обусловленной нестабильностью амплитуды и фазы напряжений СКВТ вследствие изменения его коэффициента трансформации под действием температуры окружающей среды, уходов частоты и амплитуды сетевого питания. Кроме того, возможно возникновение погрегпности при нестабильности частоты генератора управляющих импульсов. Для повышепия помехоустойчивости в предлагаемой функциональный преобразователь введены декодирующий преобразователь, аналоговый сумматор и запоминающее устройство. Опорные входы согласующих блоков подключены к выходу сумматора. Регистровый

выход одного интегратора подключен к дешифратору нуля, а другого - через последовательно соединенные шифратор приращения кода и запо.минающее устройство к входу декодирующего преобразователя, выход которого соединен с одним из входов сумматора, другой вход которого подключен к источнику опорного нанряжения. Дешифратор нуля подключен к генератору импульсов и к шифратору приращения кода, а третьи входы интеграторов соединены с выходами согласующих блоков.

На чертеже представлена блок-схема описываемого преобразователя, содержащего СКВТ 1, соединенный с согласующими блоками 2, 3, два цифровых интегратора 4, 5, выход каждого из которых подключен к первому входу другого интегратора, а ко вторым входам интеграторов подключен генератор импульсов 6. Третьи входы интеграторов 7, 8 -

входы установки начальных условий соединены соответственно с выходами согласующих блоков 9, 10. В качестве согласующих блоков могут быть использованы различные типы аналого-цифровых преобразователей, выходной код ко торых соответствует отнощению амплитуды переменного напряжения к опорному напряжению, например, действующие по принципу сравнения .и вычитания или двухщагового интегрирования. Опорные входы 11, 12 согласующих блоков соединены с выходом аналогового сумматора 13, к входам которого подключены источник 14 опорного напряжения и декодирующий преобразователь 15. Регистровый выход 16 цифрового интегратора 5 через последовательно соединенные шифратор 17 приращения iKOда и запоминающее устройство 18 подключен к декодирующему преобразователю 15. Регистровый выход 19 цифрового интегратора 4 через дещифратор нуля 20 подключен к стробирующему входу 21 генератора импульсов 6 и к стробирующему входу 22 шифратора 17. Устройство работает следующим образом. С учетом нестабильностей напряжения питания СКВТ по частоте и амплитуде и температурно-частотной нестабильности его коэффициента трансформации амплитуды напряжений квадратурных обмоток Us и (/с при угловом положении ротора у могут быть представлены в виде U,(±b)smr. t/, (l±ycos-r, где Urn-номинальное значение амплитуды напряжения питания СКВТ; К - номинальное значение коэффициента трансформации СКВТ при отсутствии дестабилизирующих факторов; Oj - суммарная относительная погрещность изменения амплитуды, вызванная действием дестабилизирующих факторов. Согласующие блоки 2, 3 вырабатывают соответственно цифровые коды NS и , равные отнощению д; /. м - и, Л .,- т- - -ТГ где /о - выходное напряжение аналогового сумматора 13. С выходов 9, 10 согласующих блоков коды NS и поступают на входы установки начальных условий (7, 8) цифровых интеграторов 4, 5. Выход каждого из цифровых интеграторов 4, 5 подключен к входу другого интегратора, благодаря чему при поступлении на вторые входы интеграторов тактовых импульсов с генератора 6 воспроизводится дифференциальное уравнение вида y + с начальными условиями y(Q),, /(0) /V,. При фиксации на регистровом выходе 19 цифрового интегратора 4 -нулевого кода дещифратор нуля 20 выдает сигнал на стробирующие входы 21 li 22 соответственно генератора 6 и шифратора 7. При этом по входу 21 блокируется генератор 6 и запрещается поступление импульсов на цифровые интеграторы, а по входу 22 разрешается работа шифратора 17. В этот момент на регистровом выходе 16 цифрового интегратора 5 имеет место код модуляN---.YNI + NI отличающийся согласно выражениям (1) и (2) от своего номинального значения на величину приращения , соответствующего суммарной погрещности 8. . Шифратор 17 приращения кода выделяет кодовый эквивалент погрешности AjV и выдает его с учетом знака на запоминающее устройство 18. Декодирующий преобразователь 15, связанный с выходом запоминающего устройства 18, формирует напряжение поправки At/ пропорционально значению входного кода, которое поступает на аналоговый сумматор 13. Выходное напряи ение аналогового сумматора 13 и, и,,±ш и,,(±ш)где Ui4 - напряжение опорного источника 14поступает на опорные входы 11, 12 согласующих блоков 2, 3 и при равенстве dU величине погрещности б полностью компенсирует влияние последней. При совмещении в запоминающем устройстве 18 функции суммирования кодов приращения ДЛ, вычисляемых относительно условной цифровой опоры , и функции хранения значения этой суммы можно снизить требования к стабильности источника 14 опорного напряжения, декодирующего преобразователя 15и аналогового сумматора 3. Это возможно благодаря тому, что в последующих циклах работы функционального преобразователя автоматически осуществляется подбор UQ до уравнивания значений б, dU. Точность компенсации определяется разрешающей способностью декодирующего преобразователя 15, разрядность которого выбирается, исходя из максимально возможной суммарной погрещности при выработке кодов функций siny и cosy. Таким образом при работе функционального преобразователя автоматически поддерживается равенство б,, с выходов 9 и 10 согласующих блоков 2, 3 поступают цифровые коды sinY и COSY, значения которых не зависят от рассмотренных нестабильностей СКВТ и линии его питания. Формула изобретения Функциональный преобразователь угла поворота в цифровой код, содержащий синуснотрансформатор,5 коскнусный вращающийся соединенный с согласующими блоками, интеграторы выход каждого из которых подключен к первому входу другого интегратора, к вторым входам интеграторов подключен генератор импульсов, источник опорного напряже-10 ния дешифратор нуля, отличающийся тем что с целью повышения помехоустойчивости, в него введены декодирующий преобразователь, сумматор, запоминающее устройство, причем опорные входы согласующих бликов подключены к выходу сумматора, регистровые выходы интеграторов подключены соответственно к дещифратору нуля и через последовательно соединенные шифратор приращения кода и запоминающее устройство к входу декодирующего преобразователя, выход которого соединен с одним из входов сумматора, другой вход которого подключен к источнику опорного напряжения, дешифратор нуля подключен к генератору импульсов и к щифратору прираЩения кода, а третьи входы интеграторов соединены с выходами согласующих блоков.

Vn Г 1 40