Устройство для автоматического кодирования информации Советский патент 1976 года по МПК G06F7/00 G06F9/46 

Изобретение относится к вычислительной технике и может быть использовано в системах параллельной передачи многоэлемент- ных сигналов.

Известны устройства для автоматического кодирования информации, содержащие формирователи, элементы 1юмяти, дифференцирующие узлы, блок кодирования, триггеры, элемент ИЛИ, одновибратор, причем входы устройства соединены со входами формирователей, выходы которых соединены с информационными входами элементов памяти, информаиионные выходы которых через дифференцирующие узлы соединены со входами блока кодирования, выходы которого соеди- нены с единичными входами триггеров и через элемент ИЛИ со входом одновибратора, выход которого соединен с нулевыми входами триггера и с управл51ющими входами элементов памяти, выходы триггеров соединены с выходами устройства.

Цель изобретения - упростить устройство.

Это достигается тем, что в устройство введены дополнительные элементы ИЛИ, при

чем первый и второй входы каждого дополнительного элемента ИЛИ соединены соответственно с выходом одновибратора и с управляющим выходом соответствующего элемента памяти, выход каждого дополнительного элемента ИЛИ соединен с управляющим входом элемента памяти и третьим входом дополнительного элемента ИЛИ, стоящих в цепях с меньщим приоритетом.

Это позволяет использовать идентичные элементы памяти и сократить число функциональных связей между элементами памяти.

На чертеже изображена схема устройства для автоматического кодрованвя информации.

Оно содержит формирователи 1, элементы памяти 2, дифференцирующие узлы 3, блок кодирования 4, триггеры 5, элемент ИЛИ 6, одновибратор 7, дополнительные элементы ИЛИ 8.

Формирователи 1 предназначаются для формирования импульса от переднего фронта релейного сигнала объекта.

Элементы памяти 2 используют для запасания информации о возникающих требованнях на передачу со стороны, фооглг-гровй -е- лей и работаЕст з двугс перестраиваемых режжмазг:: кратковременной и до-Г1Говременно памяти. Каждый эгюмент памяти состоит из снмметрг-много триггера а электронного клю ча. Резким долговременной памятн: электронньй ключ закрыт, перестраиваемый элемент памяти -работает в pexcmvie триггера с двумя устойчивыми состояниями. Режим. кратковремет-шой памяти: электронный ключ открыт, элемент 2 работает 1шк одновиб ратор. т е., обладает одним устойчивым состоянием. Исходное состояние элементов 2 в режиме кратковременной памяти, Длительнесть возбужденного состояния одноустой- чивого триггера подбирают равной времени floorsTOHHOJjjy для установлена приоритетно ти кодирования сигнала с нанкданипгам доря ковым номером (весом) среди зафиксирова ных элементами 2. Управл:ш-ошлм входом перестраиваемого элемента памктк 2 является вход электрон ного ключа. Элементы 2 подачей потенпиала на их управхшюшие входы, переводятся в режим долговремекной памяти, т. е. электронный ключ захфывается и преобразует одноустойчивый трщ-гер в двухустойчквый путем устранения аесвмметричности плеч. При этом йиформания. записанная в элементе памяти 2, не стирается, общее состоявшие триггера, соответствующее исхоакому, сохраззяется,, Дифференцирующие иепи 3 предназначены для формТфования импульса по заднему фронту выходного ю-лпульса элементов 2. Триггеры S служат для фиксирования кодовой комбинации на время, кшределяемо параметрами одновибратора 7, При помоши элементов ИЛИ 8 осуществляется управление режимом работы элементов 2. Каждому сообщенкю соответствует своя индивидуальная цепь, состоящая из формирователя 1, элемента памяти 2, диф(|юрен- ыирующего узла 3. При отсутствии сигналов сообщений устройство находится в исходном состоянии, о е элементы 2 не возбуждены и находятся в режиме кратковременной памяти. При поступлении одного, двух и более сообшений одновременно или в любой последовательности соответствующие им релейные сигналы после формирования их Б импульсь ПО первднему фронту формирователями 1 фиксируются соответств ющимк элементами памяти 2, которые переходят в неустойчивое состо$шие режима кратковременной памяти, riocpeACTBOiv фуйкнионаяьной связи, осуществляемой последовательной цепью элементов ИЛИ 8. все последующие элементы 2 носле элемента 2 i -той пепи, соответствзгющей t -тому сообщению с наименьшим номером среди поступивщих, под воадействием потенциалов на их управляющие входы нереводатса в режим долговременной памяти. Возбугвденный элемент памяти 2 цепи t -того сообще1шя, находящийся в режиме кратковременной памяти, возвращаясь в исходное состояние режима кратковременной памяти, воздействует задним фронтом импульса на вход блока кодирования 4. Кодовая комбинация, соответствующая i -тому сообщению, фиксируется триггерами 5, при этом дизъюнктивный сигнал с выхода элемента ИЛИ 6 возбуждает одновибратор 7, тем самым определяется длительность кодовой посылки Выходной потенциал одновибратора 7 переводит все элементы памяти 2 в режим долговременной памяти, т. е. в режим двухустойчивого триггера. Сообщения, возникающие во время жодщхэвания, фиксируются соответствующими элементами 2. По окончании времени кодирования одновибратор 7 возвращается в исходное состояние. Элементы памяти 2, включая элемент, в котором бьшо зафиксировано сообщение. например ( (, +2), переходят в состояние кратковременной памяти, причем элемент 2 находится в возбужденном состоянии и при помощи элементов ИЛИ 8 ялементы 2с { / +3) до П, удерживаются в режиме триггера, т. е. долговременной памяти. Процесс формирования кодовой посылки, соответствующей ( 1+2) --му сообщению, аналогичен описанному. Введение элементов ИЛИ 8 позволяет упростить устройство. Формула изобретения Устройство для автоматического кодирования информации, содержащее формирователи, элементы памяти, дифференоирующие блок кодирования, триггеры, элемент ИЛИ, одновибратор, причем входы устройства соедивэны со входами формирователей, выходы которых соединены с информапнонными входами элементов памяти, информационные выходы которых через дифференцирующие узлы соединены со входами блока кодирования, выходы которого соединены с единичными входами триггеров и через элемент ИЛИ со входом одновибратора, выход которого соединен с нулевыми входами триггеров в с управляющими входами элементов памяти, выходы триггеров соединены с выходами устройства, отличающееся тем, что, с целью улрошеняя устройства, в вето заедены дополнитель вые эпемевты ИЛИ. црнчем первый л втчфой входы каждого допопнительногв апемевта ИЛИ соедивевы соответствевво с выходом одвовибратора в с управляжмпвм выходом $

соответствующего эпемевта памяти, выход каждого эпемевта ИЛИ соедввев с ущюоа юпшм входом апемевта памятв в третьим входом дополвнтеяьвсяо элемевта ИЛИ, сто ишх в цепях с мевьшнм првсфвтетом.

m m m m